ARM PrimeCell™ MultiPort Memory Controller (PL176) Technical Reference Manual 7.6.9. 64-bit wide data bus address mappings (BSRSC) (V-SyncFlash)

7.6.9. 64-bit wide data bus address mappings (BSRSC) (V-SyncFlash)

The 64-bit wide data bus address mappings for V-SyncFlash devices in a BSRSC mapping scheme are shown in:

64-bit wide external data bus 128M V-SyncFlash (4Mx32, BSRSC)

Table 7.86 shows the outputs from the PrimeCell MPMC and the corresponding inputs to the 128M V-SyncFlash (4Mx32, pins 23 and 24 used as bank select).

Table 7.86. Address mapping for 128M V-SyncFlash (4Mx32, BSRSC)

AHB address HADDR[31:15]	MPMC output address	Memory device connections	AHB address HADDR[14:0]	MPMC output address	Memory device connections
31:28	-	-	14	A5	A5
27	-	-	13	A4	A4
26	-	-	12	A3	A3
25	-	-	11	A2	A2
24	A14	BA1	10	A1	A1
23	A13	BA0	9	A0	A0
22	A17	SA2	8	A15	SA0
21	A16	SA1	7	A4	A4
20	A11	A11	6	A3	A3
19	A10	A10	5	A2	A2
18	A9	A9	4	A1	A1
17	A8	A8	3	A0	A0
16	A7	A7	2	-	-
15	A6	A6	1:0	-	-

64-bit wide external data bus 128M V-SyncFlash (8Mx16, BSRSC)

Table 7.87 shows the outputs from the PrimeCell MPMC and the corresponding inputs to the 128M V-SyncFlash (8Mx16, pins 24 and 25 used as bank select).

Table 7.87. Address mapping for 128M V-SyncFlash (8Mx16, BSRSC)

AHB address HADDR[31:15]	MPMC output address	Memory device connections	AHB address HADDR[14:0]	MPMC output address	Memory device connections
31:28	-	-	14	A4	A4
27	-	-	13	A3	A3
26	-	-	12	A2	A2
25	A14	BA1	11	A1	A1
24	A13	BA0	10	A0	A0
23	A17	SA2	9	A15	SA0
22	A16	SA1	8	A5	A5
21	A11	A11	7	A4	A4
20	A10	A10	6	A3	A3
19	A9	A9	5	A2	A2
18	A8	A8	4	A1	A1
17	A7	A7	3	A0	A0
16	A6	A6	2	-	-
15	A5	A5	1:0	-	-

64-bit wide external data bus 256M V-SyncFlash (8Mx32, BSRSC)

Table 7.88 shows the outputs from the PrimeCell MPMC and the corresponding inputs to the 256M V-SyncFlash (8Mx32, pins 24 and 25 used as bank select).

Table 7.88. Address mapping for 256M V-SyncFlash (8Mx32, BSRSC)

AHB address HADDR[31:15]	MPMC output address	Memory device connections	AHB address HADDR[14:0]	MPMC output address	Memory device connections
31:28	-	-	14	A5	A5
27	-	-	13	A4	A4
26	-	-	12	A3	A3
25	A14	BA1	11	A2	A2
24	A13	BA0	10	A1	A1
23	A17	SA2	9	A0	A0
22	A16	SA1	8	A15	SA0
21	A12	A12	7	A4	A4
20	A11	A11	6	A3	A3
19	A10	A10	5	A2	A2
18	A9	A9	4	A1	A1
17	A8	A8	3	A0	A0
16	A7	A7	2	-	-
15	A6	A6	1:0	-	-

64-bit wide external data bus 256M V-SyncFlash (16Mx16, BSRSC)

Table 7.89 shows the outputs from the PrimeCell MPMC and the corresponding inputs to the 256M V-SyncFlash (16Mx16, pins 25 and 26 used as bank select).

Table 7.89. Address mapping for 256M V-SyncFlash (16Mx16, BSRSC)

AHB address HADDR[31:15]	MPMC output address	Memory device connections	AHB address HADDR[14:0]	MPMC output address	Memory device connections
31:28	-	-	14	A4	A4
27	-	-	13	A3	A3
26	A14	BA1	12	A2	A2
25	A13	BA0	11	A1	A1
24	A17	SA2	10	A0	A0
23	A16	SA1	9	A15	SA0
22	A12	A12	8	A5	A5
21	A11	A11	7	A4	A4
20	A10	A10	6	A3	A3
19	A9	A9	5	A2	A2
18	A8	A8	4	A1	A1
17	A7	A7	3	A0	A0
16	A6	A6	2	-	-
15	A5	A5	1:0	-	-

64-bit wide external data bus 512M V-SyncFlash (16Mx32, BSRSC)

Table 7.90 shows the outputs from the PrimeCell MPMC and the corresponding inputs to the 512M V-SyncFlash (16Mx32, pins 25 and 26 used as bank select).

Table 7.90. Address mapping for 512M V-SyncFlash (16Mx32, BSRSC)

AHB address HADDR[31:15]	MPMC output address	Memory device connections	AHB address HADDR[14:0]	MPMC output address	Memory device connections
31:28	-	-	14	A5	A5
27	-	-	13	A4	A4
26	A14	BA1	12	A3	A3
25	A13	BA0	11	A2	A2
24	A17	SA2	10	A1	A1
23	A16	SA1	9	A0	A0
22	A18	A13	8	A15	SA0
21	A12	A12	7	A4	A4
20	A11	A11	6	A3	A3
19	A10	A10	5	A2	A2
18	A9	A9	4	A1	A1
17	A8	A8	3	A0	A0
16	A7	A7	2	-	-
15	A6	A6	1:0	-	-

64-bit wide external data bus 512M V-SyncFlash (32Mx16, BSRSC)

Table 7.91 shows the outputs from the PrimeCell MPMC and the corresponding inputs to the 512M V-SyncFlash (32Mx16, pins 26 and 27 used as bank select).

Table 7.91. Address mapping for 512M V-SyncFlash (32Mx16, BSRSC)

AHB address HADDR[31:15]	MPMC output address	Memory device connections	AHB address HADDR[14:0]	MPMC output address	Memory device connections
31:28	-	-	14	A4	A4
27	A14	BA1	13	A3	A3
26	A13	BA0	12	A2	A2
25	A17	SA2	11	A1	A1
24	A16	SA1	10	A0	A0
23	A18	A13	9	A15	SA0
22	A12	A12	8	A5	A5
21	A11	A11	7	A4	A4
20	A10	A10	6	A3	A3
19	A9	A9	5	A2	A2
18	A8	A8	4	A1	A1
17	A7	A7	3	A0	A0
16	A6	A6	2	-	-
15	A5	A5	1:0	-	-

Copyright © 2003 ARM Limited. All rights reserved.	ARM DDI 0269A
Non-Confidential
PDF version