| Copyright © 2006 ARM Limited. All rights reserved. | ARM DDI 0344B |
| Non-Confidential | |
 PDF version | |
| Home > Instruction Cycle Timing > Instruction-specific scheduling for NEON instructions > NEON integer ALU instructions |
| |||
| Home > Instruction Cycle Timing > Instruction-specific scheduling for NEON instructions > NEON integer ALU instructions | |||
Table 16.15 shows the operation of the NEON integer ALU instructions.
Table 16.15. NEON integer ALU instructions
| Instruction | Register format | Cycles | Source | Result | ||||
|---|---|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 1 | 2 | |||
VADD VAND VORR VEOR VBIC VORN | Dd,Dn,Dm | 1 | Dn:N2 | Dm:N2 | - | - | Dd:N3 | - |
Qd,Qn,Qm | 1 | QnLo:N2 | QmLo:N2 | QnHi:N2 | QmHi:N2 | QdLo:N3 | QdHi:N3 | |
| VSUB | Dd,Dn,Dm | 1 | Dn:N2 | Dm:N1 | - | - | Dd:N3 | - |
Qd,Qn,Qm | 1 | QnLo:N2 | QmLo:N1 | QnHi:N2 | QmHi:N1 | QdLo:N3 | QdHi:N3 | |
VADD VSUB |
| 1 | Dn:N1 | Dm:N1 | - | - | QdLo:N3 | QdHi:N3 |
| 1 | QnLo:N2 | Dm:N1 | QnHi:N2 | - | QdLo:N3 | QdHi:N3 | |
VHADD VRHADD VQADD VTST | Dd,Dn,Dm | 1 | Dn:N2 | Dm:N2 | - | - | Dd:N4 | - |
Qd,Qn,Qm | 1 | QnLo:N2 | QmLo:N2 | QnHi:N2 | QmHi:N2 | QdLo:N4 | QdHi:N4 | |
VADH VRADH |
| 1 | QnLo:N2 | QmLo:N2 | QnHi:N2 | QmHi:N2 | Dd:N4 | - |
VSBH VRSBH |
| 1 | QnLo:N2 | QmLo:N2 | QnHi:N2 | QmHi:N1 | Dd:N4 | - |
VHSUB VQSUB VABD VCEQ VCGE VCGT VMAX VMIN VFMX[1] VFMN[1] | Dd,Dn,Dm | 1 | Dn:N2 | Dm:N1 | - | - | Dd:N4 | - |
Qd,Qn,Qm | 1 | QnLo:N2 | QmLo:N1 | QnHi:N2 | QmHi:N1 | QdLo:N4 | QdHi:N4 | |
| VNEG | Dd,Dm | 1 | - | Dm:N1 | - | - | Dd:N3 | - |
Qd,Qm | 1 | - | QmLo:N1 | - | QmHi:N1 | QdLo:N3 | QdHi:N3 | |
VQNEG VQABS | Dd,Dm | 1 | - | Dm:N1 | - | - | Dd:N4 | - |
Qd,Qm | 1 | - | QmLo:N1 | - | QmHi:N1 | QdLo:N4 | QdHi:N4 | |
| VABD |
| 1 | Dn:N2 | Dm:N1 | - | - | QdLo:N4 | QdHi:N4 |
VABS VCEQZ VCGEZ VCGTZ VCLEZ VCLTZ | Dd,Dm | 1 | Dm:N2 | - | - | - | Dd:N4 | - |
Qd,Qm | 1 | QmLo:N2 | - | QmHi:N2 | - | QdLo:N4 | QdHi:N4 | |
| VSUM | Dd,Dn,Dm | 1 | Dn:N1 | Dm:N1 | - | - | Dd:N3 | - |
| 1 | Dm:N1 | - | - | - | Dd:N3 | - | |
| 1 | QmLo:N1 | QmHi:N1 | - | - | QdLo:N3 | QdHi:N3 | |
VNOT VCLS VCLZ VCNT | Dd,Dm | 1 | - | Dm:N2 | - | - | Dd:N3 | - |
| VNOT | Qd,Qm | 1 | - | QmLo:N2 | - | QmHi:N2 | QdLo:N3 | QdHi:N3 |
VCLS VCLZ VCNT | Qd,Qm | 1st 2nd | - - |
| - - | - - |
| - - |
VMOV VMVN | Dd,#IMM | 1 | - | - | - | - | Dd:N3 | - |
Qd,#IMM | 1 | - | - | - | - | QdLo:N3 | QdHi:N3 | |
VORR VBIC |
| 1 | Dd:N2 | - | - | - | Dd:N3 | - |
| 1 | QdLo:N2 | - | Qdb:N2 | - | QdLo:N3 | QdHi:N3 | |
VBIT VBIF VBSL | Dd,Dn,Dm | 1 | Dn:N2 | Dm:N2 | Dd:N2 | - | Dd:N3 | - |
Qd,Qn,Qm | 1st 2nd |
|
|
| - - |
| - - | |
| VABA |
| 1 | Dn:N2 | Dm:N1 | Dd:N3 | - | Dd:N6 | - |
Qd,Qn,Qm | 1st 2nd |
|
|
| - - |
| - - | |
| 1 | Dn:N2 | Dm:N1 | QdLo:N3 | QdHi:N3 | QdLo:N6 | QdHi:N6 | |
| VSMA |
| 1 | Dm:N1 | - | Dd:N3 | - | Dd:N6 | - |
| 1 | QmLo:N1 | QmHi:N1 | QdLo:N3 | QdHi:N3 | QdLo:N6 | QdHi:N6 | |
[1] VFMX and VFMN exist only for the Dd, Dn, Dm variant. | ||||||||
| Copyright © 2006 ARM Limited. All rights reserved. | ARM DDI 0344B |
| Non-Confidential | |
| PDF version | |
| Home > Instruction Cycle Timing > Instruction-specific scheduling for NEON instructions > NEON integer ALU instructions |