2.6. レジスタの概要

Cortex-A9 NEON MPEシステムレジスタを、Table 2.7に示します。すべてのNEON MPEシステムレジスタは32ビット幅です。予約レジスタのアドレスはRAZ/WIです。

Table 2.7. Cortex-A9 NEON MPEのシステムレジスタ

名前タイプリセット時の値説明
FPSIDRO0x41033092浮動小数点システムIDレジスタを参照
FPSCRRW0x00000000浮動小数点ステータスおよび制御レジスタを参照
MVFR1RO0x01111111

ARMアーキテクチャ リファレンスマニュアル』を参照

MVFR0RO0x10110222

ARMアーキテクチャ リファレンスマニュアル』を参照

FPEXCRW0x00000000浮動小数点例外レジスタを参照

Cortex-A9 NEON MPEシステムレジスタへアクセスするためのプロセッサモードを、Table 2.8に示します。

Table 2.8. Cortex-A9 NEON MPEシステムレジスタへのアクセス

レジスタ特権アクセスユーザアクセス
 FPEXC EN = 0FPEXC EN = 1FPEXC EN = 0 FPEXC EN = 1
FPSID許可許可禁止禁止
FPSCR禁止許可禁止許可
MVFR0、MVFR1許可許可禁止禁止
FPEXC許可許可禁止禁止

Copyright © 2008-2010 ARM. All rights reserved.ARM DDI 0409FJ
Non-ConfidentialID013111