3.4.3. VFPロード/ ストア命令のタイミング

VFPロード/ ストア命令のタイミングを、Table 3.3に示します。

SPレジスタの列は、操作対象となる単精度レジスタ数を示します。複数ロード/ ストア操作の場合、一覧に含まれているレジスタの数は、レジスタ数が偶数の場合は2p、奇数の場合は2p + 1です。ロード/ ストア操作で使用されるアドレスが64ビットアラインドでない場合、1サイクルが追加されることがあります。

Table 3.3. VFPロード/ ストア命令のタイミング

名前形式64ビットアラインド SPレジスタサイクル数ソース[a] 結果ライトバック
VLDR.F Sd,[]-11-11
VLDR.D Dd,[]はい21-11
いいえ22-1, 21, 2
VLDM.F Rn,{...}はい2pp-1, 2, ..., p1, 2, ..., p
 2p + 1p + 1-1, 2, ..., p + 11, 2, ..., p + 1
いいえ2pp + 1-1, 2, ..., p + 11, 2, ..., p + 1
 2p + 1p + 1-1, 2, ..., p + 11, 2, ..., p + 1
VLDM.D Rn,{...}はい2pp-1, 2, ..., p1, 2, ..., p
いいえ2pp + 1-1, 2, ..., p + 11, 2, ..., p + 1
VSTR.F Sd,[]-11---
VSTR.D Dd,[]はい21---
いいえ22---
VSTM.F Rn,{...}はい2pp---
 2p + 1p + 1---
いいえ2pp + 1---
 2p + 1p + 1---
VSTM.D Rn,{...}はい2pp---
いいえ2pp + 1---

[a] ストア命令は、オペランドが計算される前に発行可能です。


Copyright © 2008-2010 ARM. All rights reserved.ARM DDI 0409FJ
Non-ConfidentialID013111