用語集

この用語集では、ARM Limitedの発行する技術文書で使用されている用語について説明します。

TLB

See 変換ルックアサイドバッファ.

キャッシュ

Cortex-A9プロセッサとメインメモリとの間に配置され、使用頻度の高い命令やデータのコピーを格納および取得するために使用される、オンチップまたはオフチップの高速アクセスメモリ位置のブロック。これによって、メモリアクセスの平均速度が大幅に向上するため、Cortex-A9プロセッサのパフォーマンスも向上します。

See Also この用語集の最後のページにあるキャッシュ用語の図.

キャッシュミス

命令または命令がアクセスするデータがキャッシュに存在しないために、メインメモリへのアクセスが必要になり、高速で処理できないメモリアクセス。

キャッシュ用語の図

この図は、次のキャッシュ用語を示したものです。

  • ブロックアドレス

  • キャッシュライン

  • キャッシュセット

  • キャッシュウェイ

  • インデクス

  • タグ

To view this graphic, your browser must support the SVG format. Either install a browser with native support, or install an appropriate plugin such as Adobe SVG Viewer.

キャッシュライン

キャッシュ内の記憶域の基本単位。キャッシュラインは、サイズが常に2のべき乗(通常は4または8ワード)で、適切なメモリ境界にアラインしている必要があります。

See Also この用語集の最後のページにあるキャッシュ用語の図.

コア

Cortex-A9プロセッサの一部で、ALU、データパス、汎用レジスタ、プログラムカウンタ、命令デコードおよび制御回路が含まれます。

タグ

キャッシュ内のキャッシュラインの識別に使用されるブロックアドレスの上位部分。CPUからのブロックアドレスは、セット内の各タグと並列に比較され、対応するラインがキャッシュに存在するかどうかが判断されます。存在する場合はキャッシュヒットとなり、そのラインをキャッシュからフェッチできます。ブロックアドレスがどのタグにも対応しない場合はキャッシュミスとなり、そのラインは次のレベルのメモリからフェッチされる必要があります。

See Also この用語集の最後のページにあるキャッシュ用語の図.

データキャッシュ

Cortex-A9プロセッサとメインメモリとの間に配置され、使用頻度の高いデータのコピーを格納および取得するために使用される、オンチップの高速アクセスメモリ位置のブロック。これによって、メモリアクセスの平均速度が大幅に向上するため、Cortex-A9プロセッサのパフォーマンスも向上します。

ハーフワード

16ビットのデータ項目。

バイト

8ビットのデータ項目。

ブロックアドレス

タグ、インデクス、ワードフィールドで構成されるアドレス。タグビットによって、キャッシュヒット時に照合するキャッシュエントリを保持するウェイが識別されます。インデクスビットによって、アドレス指定されるセットが識別されます。ワードフィールドには、キャッシュエントリ内の特定のワード、ハーフワード、バイトの識別に使用可能なワードアドレスが格納されます。

See Also この用語集の最後のページにあるキャッシュ用語の図.

変換ルックアサイドバッファ(TLB)

最近使用されたページテーブル エントリのキャッシュで、メモリアクセスのたびにページテーブル ウォークを行うオーバヘッドを回避するために使用されます。メモリ管理ユニットの一部分です。

命令キャッシュ

Cortex-A9プロセッサとメインメモリとの間に配置され、使用頻度の高い命令のコピーを格納および取得するために使用される、オンチップの高速アクセスメモリ位置のブロック。これによって、メモリアクセスの平均速度が大幅に向上するため、Cortex-A9プロセッサのパフォーマンスも向上します。

ワード

32ビットのデータ項目。

Copyright © 2008-2010 ARM. All rights reserved.ARM DDI 0414FJ
Non-ConfidentialID013111