3.2.1. パターンフィールド、MBIR[57:52]

MBISTコントローラには、業界標準のパターンアルゴリズムと、ビットレーンのストレスアルゴリズムが組み込まれています。アルゴリズムをグループ化することで、製品に固有のメモリテスト方式を作成できます。

サポートされているアルゴリズムの説明をTable 3.1に、それらの使用法をパターン仕様に示します。表のNの値は、アドレス位置ごとのRAMアクセス数を示し、そのアルゴリズムを使用する際のテスト時間の推定に使用できます。

Table 3.1. パターンフィールドのエンコード

パターンMBIR[57:52]

アルゴリズム名N説明
b000000ソリッド書き込み1Nソリッドパターンをメモリに書き込みます。
b000001ソリッド読み出し1Nソリッドパターンをメモリから読み出します。
b000010チェッカーボード書き込み1Nチェッカーボードパターンをメモリに書き込みます。
b000011チェッカーボード読み出し1Nチェッカーボードパターンをメモリから読み出します。
b000100March C+ (x-fast)14NMarch C+アルゴリズムで、Xアドレスを最初にインクリメントします。
b001011March C+ (y-fast)14NMarch C+アルゴリズムで、Yアドレスを最初にインクリメントします。
b000101エラーパターン6Nメモリのエラー検出機能をテストします。
b000110読み出し-書き込みMarch (x-fast)6N読み出し-書き込みMarchパターンで、Xアドレスを最初にインクリメントします。
b000111読み出し-書き込みMarch (y-fast)6N読み出し-書き込みMarchパターンで、Yアドレスを最初にインクリメントします。
b001000読み出し-書き込み-読み出しMarch (x-fast)8N読み出し-書き込み-読み出しMarchパターンで、Xアドレスを最初にインクリメントします。
b001001読み出し-書き込み-読み出しMarch (y-fast)8N読み出し-書き込み-読み出しMarchパターンで、Yアドレスを最初にインクリメントします。
b001010Bang18Nビットライン ストレスパターン
b111111Go/No-Go30NTable 3.2を参照

パターン仕様

ここでは、MBISTのテストパターンについて説明します。x-fastパターンでは、Xアドレスカウンタのインクリメントまたはデクリメントが先に行われます。y-fastパターンでは、Yアドレスカウンタのインクリメントまたはデクリメントが先に行われます。XアドレスとYアドレスのカウンタについては、MaxXAddrフィールドとMaxYAddrフィールド、MBIR[35:32] およびMBIR[31:28]を参照して下さい。

最初の4つのパターンは、データの保持またはIDDQテストに便利です。

ソリッド書き込み

指定されたデータシードでRAMを初期化します。

ソリッド読み出し

それぞれのRAM位置を1回ずつ読み出し、指定されたデータシードが読み出されることを確認します。

チェッカーボード書き込み

指定されたデータシードと、その逆数とを交互に並べて作成される、物理的なチェッカーボードパターンで、RAMを初期化します。

チェッカーボード読み出し

指定されたデータシードと、その逆数とを交互に並べて作成される、物理的なチェッカーボードパターンを、RAMから読み出します。

以下の一連のパターンでは、アルゴリズムを記述するために次の表記が使用されます。

0

データシードを表します。

1

データシードの逆数を表します。

r

読み出し操作を表します。

w

書き込み操作を表します。

incr

アドレスを0から開始し、addrmaxになるまでインクリメントします。

decr

アドレスをaddrmaxから開始し、0になるまでデクリメントします。

March C+(x-fastまたはy-fast)

業界標準のMarch C+アルゴリズムです。

(w0) (r0, w1, r1) (r1, w0, r0) decr (r0, w1, r1) decr (r1, w0, r0) (r0)
読み出し-書き込みMarch(x-fastまたはy-fast)
(w0) (r0, w1) decr (r1, w0) (r0) 
読み出し-書き込み-読み出しMarch(x-fastまたはy-fast)
(w0) (r0, w1, r1) decr (r1, w0, r0) (r0)
Bang

このテストは、常にx-fastで実行されます。複数の連続した書き込みと読み出しを実行し、結果的にビットライン ペアにストレスを与えます。このパターンは特定場所でのフォールトを検出しますが、主な目的はメモリのアナログ特性を判定することです。以下のアルゴリズムの説明で、行0は犠牲行へのデータシードの読み出しまたは書き込みを示します。これは常に、アドレス指定される列の最初の行です。

(w0) (r0, w0, w0(row 0) × 6)  (r0 × 5, w0(row 0), r0) (r0)
Go/No-Go

独自のメモリテスト手法を実装する必要がない場合、Go/No-Goテストパターンを使用します。このパターンは、Table 3.2に示すアルゴリズムを実行します。

Table 3.2. Go/No-Goテストパターン

シーケンスアルゴリズムデータ
1チェッカーボード書き込みデータシード
2チェッカーボード読み出しデータシード
3チェッカーボード書き込みデータシード
4チェッカーボード読み出しデータシード
5読み出し-書き込み-読み出しMarch (y-fast)0x6
6Bang0xF

このテストスイートは、アレイの包括的なテストを行います。Go/No-Goの一連のテストは、ARMのメモリテスト エンジニアによるメモリテストの経験を元に作成されたものです。

Copyright © 2008-2010 ARM. All rights reserved.ARM DDI 0414FJ
Non-ConfidentialID013111