3.1. MBIST命令レジスタについて

MBISTは、MBIST命令レジスタ(MBIR)にストアされているロード済みの命令を実行します。MBIRは58ビット幅で、18ビットの制御ユニット部と、40ビットのディスパッチユニット部に分けられます。

MBIRは、MBISTSHIFTがアサートされたとき、制御ユニットのシリアルポートMBISTDATAIN経由でロードされます。MBISTSHIFTが再度アサートされると、制御ユニットはMBISTDATAINを直列に、MBISTTX[3] ポート経由でディスパッチユニットに渡します。

MBIRの制御ユニット部を、Figure 3.1に示します。

Figure 3.1. MBIST命令レジスタの制御ユニット

To view this graphic, your browser must support the SVG format. Either install a browser with native support, or install an appropriate plugin such as Adobe SVG Viewer.


制御ユニットには、次のフィールドが含まれています。

パターン

テストアルゴリズムを指定します。

制御

動作のMBISTモードと、エラーフラグがスティッキーかどうかを指定します。

書き込みレイテンシ

RAM書き込みを可能にするサイクル数を指定します。

読み出しレイテンシ

RAM読み出しを可能にするサイクル数を指定します。

MBIRのディスパッチユニット部を、Figure 3.2に示します。

Figure 3.2. MBIST命令レジスタのディスパッチユニット

To view this graphic, your browser must support the SVG format. Either install a browser with native support, or install an appropriate plugin such as Adobe SVG Viewer.


ディスパッチユニットには、次のフィールドが含まれています。

CPUオン

テスト対象のCPUでのデータ比較を制御します。

MaxXAddr

Xアドレスカウンタのビット数を指定します。

MaxYAddr

Yアドレスカウンタのビット数を指定します。

DataWord

テスト中に使用されるデータシード。この4ビットが16回複製され、64ビットのデータを形成します。

ArrayEnables

テスト対象のRAMを指定します。

ColumnWidth

RAMブロックごとの列の数を、4、8、16、32のいずれかに指定します。

CacheSize

キャッシュサイズを、16KB、32KB、64KBのいずれかに指定します。

MBIRフィールドのより詳細な説明については、フィールドの説明を参照して下さい。

Copyright © 2008-2010 ARM. All rights reserved.ARM DDI 0414FJ
Non-ConfidentialID013111