Cortex™-A9 MBISTコントローラ テクニカルリファレンス マニュアル

リビジョン:r2p2


List of Figures

1. タイミング図の表記に使用される記号
1.1. Cortex-A9 MBISTの構成
1.2. パリティなしの構成でのMBISTコントローラの配線図
1.3. パリティ付きの構成でのMBISTコントローラの配線図
1.4. MBISTの従来のインタフェース方式
1.5. Cortex-A9プロセッサのMBISTインタフェース
2.1. 命令キャッシュデータRAMとデータキャッシュ データRAMについてのMBISTINDATA[63:0] の形式
2.2. 命令キャッシュデータRAMとデータキャッシュ データRAMについての MBISTOUTDATA[255:0] 形式のデータ出力
2.3. 命令タグRAMでのMBISTINDATA[63:0] 形式
2.4. 命令タグRAMでのMBISTOUTDATA[255:0] 形式
2.5. データタグRAMでのMBISTINDATA[63:0] 形式
2.6. データタグRAMでのMBISTOUTDATA[255:0] 形式
2.7. SCUタグRAMでのMBISTINDATA[63:0] 形式
2.8. SCUタグRAMでのMBISTOUTDATA[255:0] 形式
2.9. GHBタグRAMでのMBISTINDATA[63:0] 形式
2.10. GHBタグRAMでのMBISTOUTDATA[255:0] 形式
2.11. 外部RAMでのMBISTINDATA[63:0] 形式
2.12. 外部RAMでのMBISTOUTDATA[255:0] 形式
2.13. BTAC RAMでのMBISTINDATA[63:0] 形式
2.14. BTAC RAMでのMBISTOUTDATA[255:0] 形式
2.15. TLB RAMでのMBISTINDATA[63:0] 形式
2.16. TLB RAMでのデータ出力用MBISTOUTDATA[255:0] 形式
2.17. GHBタグRAMでのMBISTINDATA[63:0] 形式
2.18. GHBタグRAMでのMBISTOUTDATA[255:0] 形式
2.19. MBISTコントローラブロック
2.20. MBISTコントローラ命令のロード
2.21. MBISTテストの開始
2.22. MBISTエラーの検出
2.23. データログの取得開始
2.24. データログの取得終了
2.25. ビットマップ データログの取得開始
2.26. ビットマップ データログの取得終了
3.1. MBIST命令レジスタの制御ユニット
3.2. MBIST命令レジスタのディスパッチユニット
4.1. MBISTデータログレジスタの形式、パリティ付きの構成
4.2. MBISTデータログレジスタの形式、パリティなしの構成

List of Tables

1.1. Cortex-A9プロセッサのMBISTインタフェース信号、パリティなしの構成
1.2. Cortex-A9プロセッサのMBISTインタフェース信号、パリティ付きの構成
2.1. MBISTインタフェース信号
2.2. MBIST用のCortex-A9信号の設定
2.3. パリティなしのRAMアレイとMBISTコントローラとのインタフェース
2.4. データキャッシュ データRAMのバイト書き込みイネーブル制御
2.5. タグRAMでのMBISTARRAYビットの使用法
2.6. タグRAMの制御
2.7. MBISTTX信号
2.8. MBISTRX信号
2.9. MBISTコントローラのトップレベルI/O
2.10. データログの形式
3.1. パターンフィールドのエンコード
3.2. Go/No-Goテストパターン
3.3. 制御フィールドのエンコード(下位5ビット)
3.4. 読み出しレイテンシフィールドのエンコード
3.5. 書き込みレイテンシフィールドのエンコード
3.6. MBIR[39:36] のCPUへのマッピング
3.7. MaxXAddrフィールドのエンコード
3.8. MaxYAddrフィールドのエンコード
3.9. ArrayEnablesフィールドのエンコード
3.10. ColumnWidthフィールドのエンコード
3.11. CacheSizeフィールドのエンコード
A.1. パリティなし構成でのMBISTコントローラのインタフェース信号
A.2. パリティ付き構成でのMBISTコントローラのインタフェース信号
A.3. MBISTARRAYのチップイネーブル(1ビットのみアクティブ)
A.4. その他の信号
B.1. A版とB版の相違点
B.2. B版とC版の相違点
B.3. C版とD版の相違点
B.4. D版とE版の相違点
B.5. D版とF版の相違点

著作権

®または™の付いた用語とロゴは、本著作権条項で特に明記されていない限り、EUおよび他諸国におけるARM®の登録商標または商標です。本書に記載されている他の商標その他の名前は、対応する所有者の商標の場合があります。

本書に記載されている情報の全部または一部、ならびに本書で紹介する製品は、著作権所有者の文書による事前の許可を得ない限り、転用・複製することを禁じます。

本書に説明されている製品は、継続的に開発と改良が行われています。本書で言及されている製品とその利用方法に関する記載事項について、ARMは保証しません。したがって当社では、製品の商品性または目的への適合性を含め、黙示的・明示的に関係なく一切の保証を行いません。

本書は、本製品の利用者をサポートすることだけを目的としています。本書に記載されている情報の使用、情報の誤りまたは省略、あるいは本製品の誤使用によって発生したいかなる損失や損害についても、ARMは一切責任を負いません。

本書におけるARMという用語は、「ARM、または該当する場合にはその子会社を含む」という意味で使用されています。

機密保持ステータス

本書は非機密扱いであり、本書を使用、複製、および開示する権利は、ARM および ARM が本書を提供した当事者との間で締結した契約の条項に基づいたライセンスの制限により異なります。

製品ステータス

本書の情報は最終版であり、開発済み製品に対応しています。

Revision History
Revision A2008年4月2日r0p0用の最初のリリース
Revision B2008年7月10日r0p0用の2番目のリリース
Revision C2008年12月15日r1p0用の最初のリリース
Revision D2009年9月23日r2p0用の最初のリリース
Revision E2009年11月27日r2p0用の2番目のリリース
Revision F2010年4月29日r2p2用の最初のリリース
Copyright © 2008-2010 ARM. All rights reserved.ARM DDI 0414FJ
Non-ConfidentialID013111