7.3.1. 通信データ制御レジスタ

以下の命令では、この制御レジスタの値を Rd に返します。

    MRC p14, 0, Rd, c0, c0

この制御レジスタ内の 2 つのビットによって、ターゲットとホストデバッガとの間の同期ハンドシェークが制御されます。

ビット 1 (W ビット)

通信データ書き込みレジスタが(ターゲット側から見て)空いているかどうかを示します。

W = 0

ターゲットアプリケーションが新しいデータを書き込むことができます。

W = 1

ホストデバッガが書き込みレジスタの新しいデータをスキャンアウトできます。

ビット 0 (R ビット)

通信データ読み出しレジスタに(ターゲット側から見て)新しいデータがあるかどうかを示します。

R = 1

ターゲットアプリケーションが新しいデータを読み出すことができます。

R = 0

ホストデバッガが新しいデータを読み出しレジスタにスキャンインできます。

Note

コプロセッサ 14 はデバッガにとって何の意味も持たないため、デバッガがコプロセッサ 14 を使用してデバッグ通信チャネルに直接アクセスすることはできません。その代わり、デバッガはスキャンチェインを使用することによって、DCC レジスタとの間で読み出しまたは書き込みを行うことができます。DCC のデータレジスタと制御レジスタは、EmbeddedICE ロジック内のアドレスにマップされます。EmbeddedICE ロジックレジスタの表示方法については、デバッガとデバッグターゲットのマニュアルを参照して下さい。

Copyright © 2002-2006 ARM Limited. All rights reserved.ARM DUI 0203GJ
Non-Confidential