5.16.2. VADD, VSUB 및 VDIV

부동 소수점 더하기, 빼기 및 나누기

이러한 명령어는 스칼라, 벡터 또는 혼합 연산일 수 있습니다 (VFP 벡터 및 스칼라 연산 참조).

구문

Vop{cond}.F32 {Sd}, Sn, Sm
Vop{cond}.F64 {Dd}, Dn, Dm

인수 설명:

op

ADD, SUB 또는 DIV 중 하나입니다.

cond

선택적 조건 코드입니다 (조건 코드 참조).

Sd, Sn, Sm

결과 및 피연산자의 단정밀도 레지스터입니다.

Dd, Dn, Dm

결과 및 피연산자의 배정밀도 레지스터입니다.

사용법

VADD 명령어는 피연산자 레지스터의 값을 더하고 결과를 대상 레지스터에 배치합니다.

VSUB 명령어는 첫 번째 피연산자 레지스터의 값에서 두 번째 피연산자 레지스터의 값을 빼고 결과를 대상 레지스터에 배치합니다.

VDIV 명령어는 첫 번째 피연산자 레지스터의 값을 두 번째 피연산자 레지스터의 값으로 나누고 결과를 대상 레지스터에 배치합니다.

부동 소수점 예외

VADDVSUB 명령어는 잘못된 연산, 오버플로 또는 정확하지 않은 예외를 생성할 수 있습니다.

VDIV 연산은 0으로 나누기, 잘못된 연산, 오버플로, 언더플로 또는 정확하지 않은 예외를 생성할 수 있습니다.

Copyright © 2002-2008 ARM Limited. All rights reserved.ARM DUI 0204IK
Non-Confidential