5.16.3. VMUL, VMLA, VMLS, VNMUL, VNMLA 및 VNMLS

선택적 부정 포함 부동 소수점 곱하기 및 곱하기 누산

이러한 명령어는 스칼라, 벡터 또는 혼합 연산일 수 있습니다 (VFP 벡터 및 스칼라 연산 참조).

구문

V{N}MUL{cond}.F32 {Sd,} Sn, Sm
V{N}MUL{cond}.F64 {Dd,} Dn, Dm
V{N}MLA{cond}.F32 Sd, Sn, Sm
V{N}MLA{cond}.F64 Dd, Dn, Dm
V{N}MLS{cond}.F32 Sd, Sn, Sm
V{N}MLS{cond}.F64 Dd, Dn, Dm

인수 설명:

N

최종 결과를 부정합니다.

cond

선택적 조건 코드입니다 (조건 코드 참조).

Sd, Sn, Sm

결과 및 피연산자의 단정밀도 레지스터입니다.

Dd, Dn, Dm

결과 및 피연산자의 배정밀도 레지스터입니다.

사용법

MUL 연산은 피연산자 레지스터의 값을 곱하고 결과를 대상 레지스터에 배치합니다.

MLA 연산은 피연산자 레지스터의 값을 곱하고 대상 레지스터의 값을 더한 다음 최종 결과를 대상 레지스터에 배치합니다.

MLS 연산은 피연산자 레지스터의 값을 곱하고 대상 레지스터의 값에서 결과를 뺀 다음 최종 결과를 대상 레지스터에 배치합니다.

각각의 경우 N 옵션이 사용되면 최종 결과는 무효화됩니다.

부동 소수점 예외

이러한 명령어는 잘못된 연산, 오버플로, 언더플로 또는 정확하지 않은 예외 또는 비정규 입력 예외를 생성할 수 있습니다.

Copyright © 2002-2008 ARM Limited. All rights reserved.ARM DUI 0204IK
Non-Confidential