5.7.7. VTST

VTST (벡터 테스트 비트) 는 벡터의 각 요소를 가져와서 두 번째 벡터의 해당 요소로 비트 논리 AND를 수행합니다. 결과가 0이 아니면 대상 벡터의 해당 요소가 모두 1로 설정되고, 그렇지 않으면 모두 0으로 설정됩니다.

구문

VTST{cond}.size {Qd}, Qn, Qm
VTST{cond}.size {Dd}, Dn, Dm

인수 설명:

cond

선택적 조건 코드입니다 (조건 코드 참조).

size

8, 16 또는 32 중 하나여야 합니다.

Qd, Qn, Qm

쿼드워드 연산에 대한 대상 레지스터, 첫 번째 피연산자 레지스터 및 두 번째 피연산자 레지스터를 지정합니다.

Dd, Dn, Dm

더블워드 연산에 대한 대상 레지스터, 첫 번째 피연산자 레지스터 및 두 번째 피연산자 레지스터를 지정합니다.

Copyright © 2002-2008 ARM Limited. All rights reserved.ARM DUI 0204IK
Non-Confidential