1.3 EB FVP の構成

このセクションでは、EB リファレンスシステムの固定仮想プラットフォームについて説明します。

  • プロセッサ CoreTile:
    • Cortex®-A8
  • EB モデルは次のものを使用します。
    • 64MB フラッシュメモリ
    • 256MB RAM
    • Ethernet インタフェース
    • UARTインタフェース
    • デバック DIP スイッチと LED
    • リアルタイムクロック(RTC)
    • タイムオブイヤークロック
    • プログラム可能クロックジェネレータ
    • 同期シリアルポートインタフェース(SSPI)
    • DMA コントローラコンフィギュレーションレジスタ
    • スタティックメモリコントローラ(SMC)。
EB FVP には、次の仮想コンポーネントも含まれています。
  • カラー LCD(CLCD)ディスプレイ、キーボード、マウスの視覚化
  • タッチスクリーンコントローラ
  • 4 つの telnet 端末
EB リファレンスシステムの FVP は、以下のものから構成される階層モデルです。
  • モデルのトップレベルビュー
  • EB モデル
  • システムモデルで使用されている CoreTile モデル
EB FVP は、ソフトウェア実行のために正確に機能するモデルを提供します。ただし、シミュレーション速度を上げるためにはタイミング精度が犠牲になります。実際のハードウェアとの主な相違点は次のとおりです。
  • タイミングが概算である。
  • バスが簡素化されている。
図 1-1 Cortex-A8 CoreTile を含むトップレベル EB モデルのブロック図
Cortex-A8 CoreTile を含むトップレベル EB モデルのブロック図。

CoreTile コンポーネントは、プロセッサのバージョンと関連ポートを提供し、他のトップレベルのコンポーネントとの相互接続を可能にします。
図 1-2 Cortex-A8 CoreTile モデルのブロック図
Cortex-A8 CoreTile モデルのブロック図。

EB ベースボードモデルのブロック図は、ブロック形式、ポート、および相互接続におけるコンポーネントを示します。
図 1-3 EB ベースボードモデルのブロック図
EB ベースボードモデルのブロック図。

関連する参考文書
3.2 EB モデルコンフィギュレーションのパラメータ
3.3 EB と CoreTile ハードウェアとモデルの相違点
非機密扱いPDF file icon PDF 版ARM DUI0424OJ
Copyright © 2008-2010, 2012-2015 ARM.All rights reserved.