3.9 新しいターゲットコンフィギュレーションファイルの作成方法を示したシナリオ

以下は、次のメモリマップとレジスタ定義を持つ新しいターゲットコンフィギュレーションファイル(TCF)を作成する架空のシナリオです。このチュートリアルの各手順を完了するのに必要な個々のタスクを以下に示します。
  • ブートROM:0x0 - 0x8000
  • SRAM:0x0 - 0x8000
  • 内部 RAM:0x8000 - 0x28000
  • メモリマップペリフェラルを含むシステムレジスタ:
    0x10000000 - 0x10001000.
    
    • 基本のスタンドアロンの LED レジスタ。このレジスタは 0x10000008 にあり、対応するビットを 1 に設定してそれぞれの LED を点灯させる 16 進数値を書き込むときに使用されます。
      図 3-9 LED レジスタとビットフィールド
      この図を表示するには、ご使用のブラウザが SVG 形式をサポートしている必要があります。ネイティブでサポートしているブラウザをインストールするか、次のような適切なプラグインをインストールします。Adobe SVG Viewer。.

    • DMA マップレジスタ。このレジスタは 0x10000064 にあり、外部ペリフェラル DMA 要求のマッピングと DMA チャネル 0 への応答信号を制御します。

      表 3-1 DMA マップレジスタ SYS_DMAPSR0

      ビット [31:8] - 予約読み出し-変更-書き込みを使用して値を予約します。
      ビット [7] 読み出し/書き込み 1 に設定して、外部ペリフェラル DMA 信号の DMA コントローラチャネルへのマッピングを有効にします。
      ビット [6:5] - 予約読み出し-変更-書き込みを使用して値を予約します。
      ビット [4:0] 読み出し/書き込み
      このチャネルにマップされた FPGA ペリフェラル
      b00000 = AACI Tx
      b00001 = AACI Rx
      b00010 = USB A
      b00011 = USB B
      b00100 = MCI 0
      
    • コアモジュールと LCD 制御レジスタ。このレジスタは 0x1000000C にあり、コアモジュールのユーザ構成が可能な多くの機能とベースボードのディスプレイインタフェースを制御します。
      図 3-10 コアモジュールと LCD 制御レジスタ
      この図を表示するには、ご使用のブラウザが SVG 形式をサポートしている必要があります。ネイティブでサポートしているブラウザをインストールするか、次のような適切なプラグインをインストールします。Adobe SVG Viewer。.

      このレジスタは、ビット 2 を使用して、以下の表に示すメモリ領域のリマップを制御します。

      表 3-2 メモリ領域をリマップする制御ビット

      ビット 名前 アクセス 関数
      [2] REMAP 読み出し/書き込み 0 = Flash ROM at address 0 1 = SRAM at address 0.
  • ビット 2 をクリアする(CM_CTRL = 0)と、以下のメモリマップが生成されます。
    • 0x0000 - 0x8000 Boot_ROM
      
    • 0x8000 - 0x28000 32bit_RAM
      
  • ビット 2 を設定する(CM_CTRL = 1)と、以下のメモリマップが生成されます。
    • 0x0000 - 0x8000 32bit_RAM_block1_alias
      
    • 0x8000 - 0x28000 32bit_RAM
      
以下のサブセクションから構成されています。
非機密扱いPDF file icon PDF 版ARM DUI0446VJ
Copyright © 2010-2015 ARM.All rights reserved.