10.4 ARM のデバッグ アーキテクチャとトレース アーキテクチャ

最近の ARM® プロセッサは、いくつかのデバッグ コンポーネントとトレース コンポーネントで構成されています。これらのコンポーネントが何を実行し、どのように相互に接続されているかを知ることは、プラットフォーム コンフィギュレーションを作成する上で重要です。

DSTREAM などのデバッグ ユニットは、JTAG を使用して物理デバイスに直接接続されます。デバイスを検出するため、デバッグ ユニットは JTAG スキャン チェーンにクロック信号を送信し、その信号はシーケンス内のすべての物理デバイスに渡されます。JTAG スキャン チェーンの物理デバイスには、以下が含まれます。

ARM Cortex プロセッサと CoreSight デバイスは、JTAG スキャン チェーンに直接接続されていません。代わりに、ARM CoreSight デバッグ アクセス ポートが CoreSight メモリ アクセス ポートへのアクセスを提供し、次いで CoreSight メモリ アクセス ポートが、追加の JTAG デバイスやメモリマップされた仮想デバイス (ARM Cortex プロセッサや CoreSight など) へのアクセスを提供します。各仮想デバイスは、メモリマップされたレジスタを提供します。そのレジスタを使用して、デバッガは、デバイスを制御、設定したり、デバイスから情報を読み取ったりすることができます。

さまざまな種類の CoreSight デバイスが存在します。

デバッガは、物理 JTAG スキャン チェーンの詳細を認識する必要があり、CoreSight AP インデックス、ROM テーブルのベース アドレス、デバイスの種類、リビジョン、実装の詳細など、個々の Cortex プロセッサと CoreSight デバイスの詳細情報を必要とします。さらに、デバッガは、デバイスがどのように相互に接続しているかを把握する必要もあります。たとえば、どのプロセッサが同じクラスタに含まれるのか、CTI ネットワークではデバイス間でどのようにイベントをやり取りするのか、トレース サブシステムのトポロジはどうなっているのかなどの情報があります。この情報がないと、デバッガは、使用可能な制御サービスや設定サービスを提供できない場合があります。

非機密扱いPDF file icon PDF 版ARM DUI0446ZJ
Copyright © 2010–2016 ARM.All rights reserved.