カレントプログラムステータスレジスタ

カレントプログラムステータスレジスタ(CPSR)には以下の情報が保持されます。

実行状態ビットによって、IT ブロックの条件付き実行が制御されます。

APSR フラグのみがすべてのモードでアクセス可能です。CPSR のエンディアンビット(E)は、特権モードでのソフトウェア実行でのみアクセスできす。MRS で読み出しを行い、MSR で書き込みを行うことができますが、E ビットへの書き込みには SETEND 命令が適しています。

IT ブロックの実行状態ビット(IT[1:0])、Jazelle ビット(J)、および Thumb ビット(T)は、デバッグ状態でのみ、MRS でアクセスできます。

Show/hide関連項目

Copyright © 2010-2011 ARM. All rights reserved.ARM DUI 0473FJ
Non-ConfidentialID111311