--vhx

このオプションは、バイト指向(Verilog メモリモデル)16 進形式の出力を作成します。この形式は、ハードウェア記述言語(HDL)シミュレータのメモリモデルへのロードに適しています。--widthxbanks オプションを使用して、このオプションによって生成される出力を複数ファイルに分割できます。

Show/hide制限

オブジェクトファイルに対してはこのオプションを使用できません。

このオプションは --output と組み合わせて使用する必要があります。

Show/hide関連項目

Copyright © 2010-2011 ARM. All rights reserved.ARM DUI 0477EJ
Non-ConfidentialID081711