VMUL、VMLA、VMLS、VNMUL、VNMLA、VNMLS

必要に応じて否定を伴う浮動小数点乗算および積和

これらの命令では、スカラ、ベクタ、または混合演算を実行できます。

Show/hide構文

V{N}MUL{cond}.F32 {Sd,} Sn, Sm
V{N}MUL{cond}.F64 {Dd,} Dn, Dm
V{N}MLA{cond}.F32 Sd, Sn, Sm
V{N}MLA{cond}.F64 Dd, Dn, Dm
V{N}MLS{cond}.F32 Sd, Sn, Sm
V{N}MLS{cond}.F64 Dd, Dn, Dm

各パラメータには以下の意味があります。

N

最終結果を否定します。

cond

任意の条件コードを指定します。

Sd, Sn, Sm

結果とオペランドを保持する単精度レジスタです。

Dd, Dn, Dm

結果とオペランドを保持する倍精度レジスタです。

Show/hide使用法

VMUL 演算は、オペランドレジスタの値を乗算し、その結果をデスティネーションレジスタに返します。

VMLA 演算は、オペランドレジスタの値を乗算し、デスティネーションレジスタの値を加算して、その最終結果をデスティネーションレジスタに返します。

VMLS 演算は、オペランドレジスタの値を乗算し、その結果値をデスティネーションレジスタの値から減算し、最終結果をデスティネーションレジスタに返します。

いずれの場合も、N オプションを使用すると最終結果は否定されます。

Show/hide浮動小数点の例外

命令は、無効演算例外、オーバーフロー例外、アンダーフロー例外、不正確例外、入力非正規例外を生成する場合があります。

Show/hide関連項目

Copyright © 2010-2011 ARM. All rights reserved.ARM DUI 0489FJ
Non-ConfidentialID111211