ARM® コンパイラ armasm ユーザガイド

バージョン 6.02


目次

序章
本書について
本書の構成
用語集
表記規則
ご意見、ご感想
その他の情報
1 アセンブラの概要
1.1 ARM コンパイラツールチェーンのアセンブラについて
1.2 アセンブラの主な機能
1.3 アセンブラの操作方法
1.4 アセンブラのパス 2 で省略できるディレクティブ
2 ARM アーキテクチャの概要
2.1 ARM アーキテクチャについて
2.2 A32 および T32 命令セット
2.3 A64 命令セット
2.4 AArch64 状態と AArch32 状態の切り替え
2.5 Advanced SIMD
2.6 浮動小数点ハードウェア
3 AArch32 状態の概要
3.1 A32 命令セット状態と T32 命令セット状態の切り替え
3.2 プロセッサモード、および特権モードと非特権モードでのソフトウェア実行
3.3 AArch32 状態でのレジスタ
3.4 AArch32 状態での汎用レジスタ
3.5 AArch32 状態でのレジスタアクセス
3.6 AArch32 状態で事前宣言されているコアレジスタの名前
3.7 AArch32 状態で事前宣言されている拡張レジスタの名前
3.8 AArch32 状態でのプログラムカウンタ
3.9 AArch32 状態での Q フラグ
3.10 アプリケーションプログラムステータスレジスタ
3.11 AArch32 でのカレントプログラムステータスレジスタ
3.12 AArch32 状態でのセーブドプログラムステータスレジスタ
3.13 A32 と T32 命令セットの概要
3.14 AArch32 状態でのインラインバレルシフタへのアクセス
4 AArch64 状態の概要
4.1 AArch64 状態でのレジスタ
4.2 例外レベル
4.3 リンクレジスタ
4.4 スタックポインタレジスタ
4.5 AArch64 状態で事前宣言されているコアレジスタの名前
4.6 AArch64 状態で事前宣言されている拡張レジスタの名前
4.7 AArch64 状態でのプログラムカウンタ
4.8 AArch64 状態での条件付き実行
4.9 AArch64 状態での Q フラグ
4.10 プロセス状態
4.11 AArch64 状態でのセーブドプログラムステータスレジスタ
4.12 A64 命令セットの概要
5 アセンブリ言語モジュールの構造
5.1 アセンブリ言語のソース行の構文
5.2 リテラル
5.3 ELF セクションと AREA ディレクティブ
5.4 A32 アセンブリ言語モジュールのサンプル
6 A32/T32 アセンブリ言語の記述
6.1 統合アセンブラ言語の概要
6.2 UAL アセンブリ言語と A64 アセンブリ言語の構文の違い
6.3 サブルーチン呼び出しでのレジスタの使用方法
6.4 イミディエート値のロード
6.5 MOV および MVN を使用したイミディエート値のロード
6.6 MOV32 を使用したイミディエート値のロード
6.7 LDR Rd, =const を使用したイミディエート値のロード
6.8 リテラルプール
6.9 レジスタへのアドレスのロード
6.10 ADR を使用したレジスタへのアドレスのロード
6.11 ADRL を使用したレジスタへのアドレスのロード
6.12 LDR Rd, =label を使用したレジスタへのアドレスのロード
6.13 レジスタのロードとストアを実行する他の方法
6.14 複数レジスタ ロード/ストア命令
6.15 A32 と T32 における複数レジスタロード/ストア命令
6.16 LDM および STM を使用したスタックの実装
6.17 ネストされたサブルーチンのスタック操作
6.18 LDM および STM によるブロックコピー
6.19 メモリアクセス
6.20 読み出し-変更-書き込み操作
6.21 イミディエート定数付きのオプションのハッシュ
6.22 マクロの使用
6.23 Test-and-Branch(テスト-分岐)マクロのサンプル
6.24 符号なし整数除算マクロのサンプル
6.25 命令とディレクティブの再配置
6.26 シンボルバージョン
6.27 Frame ディレクティブ
6.28 例外テーブルと unwind テーブル
7 条件コード
7.1 条件付き命令
7.2 A32 コードでの条件付き実行
7.3 T32 コードでの条件付き実行
7.4 A64 コードでの条件付き実行
7.5 条件フラグ
7.6 A32/T32 コードでの条件フラグに対する更新
7.7 A64 コードでの条件フラグに対する更新
7.8 条件フラグを更新する浮動小数点命令
7.9 キャリーフラグ
7.10 オーバーフローフラグ
7.11 条件コードの接尾文字
7.12 条件コードの接尾文字および関連フラグ
7.13 整数と浮動小数点コードの条件コードの意味の比較
7.14 A32 および T32 コードで条件付き実行を使用するメリット
7.15 A32 および T32 コードでの条件付き命令を使用するメリットを示すサンプル
7.16 実行速度の最適化
8 armasm の使用
8.1 armasm のコマンドライン構文
8.2 環境変数を使用したコマンドラインオプションの指定
8.3 stdin を使用したアセンブラへのソースコードの入力
8.4 組み込み変数および定数
8.5 ソースコードでの armasm のバージョンの指定
8.6 診断メッセージ
8.7 インターロック診断
8.8 T32 コードでの自動 IT ブロック生成
8.9 T32 分岐ターゲットのワード境界整列
8.10 T32 コードサイズの診断
8.11 A32 命令と T32 命令の移植性の診断
8.12 T32 命令の幅の診断
8.13 2 つのパスアセンブラ診断
8.14 A32/T32 コードでのアドレス境界調整
8.15 A64 コードでのアドレス境界調整
8.16 T32 コードでの命令の幅の選択
9 Advanced SIMD プログラミング
9.1 Advanced SIMD 向けのアーキテクチャサポート
9.2 AArch32 状態での Advanced SIMD 向け拡張レジスタバンクのマッピング
9.3 AArch64 状態での Advanced SIMD 向け拡張レジスタバンクのマッピング
9.4 AArch32 状態での Advanced SIMD レジスタバンクのビュー
9.5 AArch64 状態での Advanced SIMD レジスタバンクのビュー
9.6 A32/T32 および A64 の Advanced SIMD 命令構文の相違点
9.7 Advanced SIMD レジスタへの値のロード
9.8 A32/T32 Advanced SIMD 命令の条件付き実行
9.9 A32/T32 命令における Advanced SIMD の浮動小数点の例外
9.10 A32/T32 命令における Advanced SIMD のデータ型
9.11 {0,1} 上の多項式算術演算
9.12 Advanced SIMD ベクタ
9.13 Normal、Long、Wide、および Narrow Advanced SIMD 命令
9.14 サチュレート Advanced SIMD 命令
9.15 Advanced SIMD スカラ
9.16 A32/T32 コードにおける Advanced SIMD の拡張された表記拡張機能
9.17 AArch32 状態での Advanced SIMD システムレジスタ
9.18 Advanced SIMD におけるゼロクリアモード
9.19 Advanced SIMD でゼロクリアモードを使用すべき状況
9.20 Advanced SIMD におけるゼロクリアモードの使用による影響
9.21 ゼロクリアモードの影響を受けない Advanced SIMD 演算
10 浮動小数点プログラミング
10.1 浮動小数点向けアーキテクチャサポート
10.2 AArch32 状態での浮動小数点向け拡張レジスタバンクのマッピング
10.3 AArch64 状態での拡張レジスタバンクのマッピング
10.4 AArch32 状態での浮動小数点拡張レジスタバンクのビュー
10.5 AArch64 状態での浮動小数点拡張レジスタバンクのビュー
10.6 A32/T32 および A64 の浮動小数点命令構文の相違点
10.7 浮動小数点レジスタへの値のロード
10.8 A32/T32 浮動小数点命令の条件付き実行
10.9 A32/T32 命令における浮動小数点に関する浮動小数点の例外
10.10 A32/T32 命令の浮動小数点データ型
10.11 A32/T32 コードにおける浮動小数点の拡張された表記拡張機能
10.12 AArch32 状態における浮動小数点システムレジスタ
10.13 浮動小数点におけるゼロクリアモード
10.14 浮動小数点でゼロクリアモードを使用すべき状況
10.15 浮動小数点におけるゼロクリアモードの使用による影響
10.16 ゼロクリアモードの影響を受けない浮動小数点演算
11 armasm Command-line Options
11.1 --16
11.2 --32
11.3 --apcs=qualifier…qualifier
11.4 --arm
11.5 --arm_only
11.6 --bi
11.7 --bigend
11.8 --brief_diagnostics、--no_brief_diagnostics
11.9 --checkreglist
11.10 --cpu=list
11.11 --cpu=name
11.12 --debug
11.13 --depend=dependfile
11.14 --depend_format=string
11.15 --diag_error=tag[,tag,…]
11.16 --diag_remark=tag[,tag,…]
11.17 --diag_style={arm|ide|gnu}
11.18 --diag_suppress=tag[,tag,…]
11.19 --diag_warning=tag[,tag,…]
11.20 --dllexport_all
11.21 --dwarf2
11.22 --dwarf3
11.23 --errors=errorfile
11.24 --execstack、--no_execstack
11.25 --exceptions、--no_exceptions
11.26 --exceptions_unwind、--no_exceptions_unwind
11.27 --fpmode=model
11.28 --fpu=list
11.29 --fpu=name
11.30 -g
11.31 --help
11.32 -idir[,dir, …]
11.33 --keep
11.34 --length=n
11.35 --li
11.36 --library_type=lib
11.37 --list=file
11.38 --list=
11.39 --littleend
11.40 -m
11.41 --maxcache=n
11.42 --md
11.43 --no_code_gen
11.44 --no_esc
11.45 --no_hide_all
11.46 --no_regs
11.47 --no_terse
11.48 --no_warn
11.49 -o filename
11.50 --pd
11.51 --predefine "directive"
11.52 --reduce_paths、--no_reduce_paths
11.53 --regnames
11.54 --report-if-not-wysiwyg
11.55 --show_cmdline
11.56 --thumb
11.57 --unaligned_access、--no_unaligned_access
11.58 --unsafe
11.59 --untyped_local_labels
11.60 --version_number
11.61 --via=filename
11.62 --vsn
11.63 --width=n
11.64 --xref
12 シンボル、リテラル、式、および演算子
12.1 シンボルの命名規則
12.2 変数
12.3 数値定数
12.4 アセンブリ時の変数代入
12.5 レジスタ相対式と PC 相対式
12.6 ラベル
12.7 PC 相対アドレスのラベル
12.8 レジスタ相対アドレスのラベル
12.9 絶対アドレスのラベル
12.10 数値のローカルラベル
12.11 数値のローカルラベルの構文
12.12 文字列式
12.13 文字列リテラル
12.14 数値式
12.15 数値リテラルの構文
12.16 浮動小数点リテラルの構文
12.17 論理式
12.18 論理リテラル
12.19 単項演算子
12.20 バイナリ演算子
12.21 乗算演算子
12.22 文字列操作演算子
12.23 シフト演算子
12.24 加算、減算、および論理演算子
12.25 関係演算子
12.26 ブール演算子
12.27 演算子の優先順位
12.28 アセンブリ言語と C 言語における演算子の優先順位の違い
13 A32 命令と T32 命令
13.1 A32 命令と T32 命令の概要
13.2 命令の幅指定子
13.3 フレキシブル第 2 オペランド(Operand2)
13.4 定数としての Operand2 の構文
13.5 シフトが任意に実行されるレジスタとしての Operand2 の構文
13.6 シフト演算
13.7 サチュレート命令
13.8 ADC
13.9 ADD
13.10 ADR(PC 相対)
13.11 ADR(レジスタ相対)
13.12 ADRL 疑似命令
13.13 AND
13.14 ASR
13.15 B
13.16 BFC
13.17 BFI
13.18 BIC
13.19 BKPT
13.20 BL
13.21 BLX
13.22 BX
13.23 BXJ
13.24 CBZ、CBNZ
13.25 CDP、CDP2
13.26 CLREX
13.27 CLZ
13.28 CMP、CMN
13.29 CPS
13.30 CPY 疑似命令
13.31 DBG
13.32 DCPS1(T32 命令)
13.33 DCPS2(T32 命令)
13.34 DCPS3(T32 命令)
13.35 DMB
13.36 DSB
13.37 EOR
13.38 ERET
13.39 HLT
13.40 HVC
13.41 ISB
13.42 IT
13.43 LDA
13.44 LDAEX
13.45 LDC および LDC2
13.46 LDM
13.47 LDR(イミディエートオフセット)
13.48 LDR(PC 相対)
13.49 LDR(レジスタオフセット)
13.50 LDR(レジスタ相対)
13.51 LDR 疑似命令
13.52 LDR(非特権モード)
13.53 LDREX
13.54 LSL
13.55 LSR
13.56 MCR および MCR2
13.57 MCRR および MCRR2
13.58 MLA
13.59 MLS
13.60 MOV
13.61 MOV32 疑似命令
13.62 MOVT
13.63 MRC および MRC2
13.64 MRRC および MRRC2
13.65 MRS(PSR から汎用レジスタへ)
13.66 MRS(システムコプロセッサレジスタから ARM レジスタへ)
13.67 MSR(ARM レジスタからシステムコプロセッサレジスタへ)
13.68 MSR(汎用レジスタから PSR へ)
13.69 MUL
13.70 MVN
13.71 NEG 疑似命令
13.72 NOP
13.73 ORN(T32 のみ)
13.74 ORR
13.75 PKHBT、PKHTB
13.76 PLD、PLDW、PLI
13.77 POP
13.78 PUSH
13.79 QADD
13.80 QADD8
13.81 QADD16
13.82 QASX
13.83 QDADD
13.84 QDSUB
13.85 QSAX
13.86 QSUB
13.87 QSUB8
13.88 QSUB16
13.89 RBIT
13.90 REV
13.91 REV16
13.92 REVSH
13.93 RFE
13.94 ROR
13.95 RRX
13.96 RSB
13.97 RSC
13.98 SADD8
13.99 SADD16
13.100 SASX
13.101 SBC
13.102 SBFX
13.103 SDIV
13.104 SEL
13.105 SETEND
13.106 SEV
13.107 SEVL
13.108 SHADD8
13.109 SHADD16
13.110 SHASX
13.111 SHSAX
13.112 SHSUB8
13.113 SHSUB16
13.114 SMC
13.115 SMLAxy
13.116 SMLAD
13.117 SMLAL
13.118 SMLALD
13.119 SMLALxy
13.120 SMLAWy
13.121 SMLSD
13.122 SMLSLD
13.123 SMMLA
13.124 SMMLS
13.125 SMMUL
13.126 SMUAD
13.127 SMULxy
13.128 SMULL
13.129 SMULWy
13.130 SMUSD
13.131 SRS
13.132 SSAT
13.133 SSAT16
13.134 SSAX
13.135 SSUB8
13.136 SSUB16
13.137 STC および STC2
13.138 STL
13.139 STLEX
13.140 STM
13.141 STR(イミディエートオフセット)
13.142 STR(レジスタオフセット)
13.143 STR(非特権モード)
13.144 STREX
13.145 SUB
13.146 SUBS PC、lr
13.147 SVC
13.148 SWP と SWPB
13.149 SXTAB
13.150 SXTAB16
13.151 SXTAH
13.152 SXTB
13.153 SXTB16
13.154 SXTH
13.155 SYS
13.156 TBB、TBH
13.157 TEQ
13.158 TST
13.159 UADD8
13.160 UADD16
13.161 UASX
13.162 UBFX
13.163 UDIV
13.164 UHADD8
13.165 UHADD16
13.166 UHASX
13.167 UHSAX
13.168 UHSUB8
13.169 UHSUB16
13.170 UMAAL
13.171 UMLAL
13.172 UMULL
13.173 UND 疑似命令
13.174 UQADD8
13.175 UQADD16
13.176 UQASX
13.177 UQSAX
13.178 UQSUB8
13.179 UQSUB16
13.180 USAD8
13.181 USADA8
13.182 USAT
13.183 USAT16
13.184 USAX
13.185 USUB8
13.186 USUB16
13.187 UXTAB
13.188 UXTAB16
13.189 UXTAH
13.190 UXTB
13.191 UXTB16
13.192 UXTH
13.193 WFE
13.194 WFI
13.195 YIELD
14 Advanced SIMD 命令(32 ビット)
14.1 Advanced SIMD 命令の概要
14.2 共有 Advanced SIMD および浮動小数点命令の概要
14.3 暗号化命令
14.4 要素と構造体のロード/ストア命令で提供されるインターリーブ
14.5 ロードとストア命令、要素と構造体の命令における境界調整の制約
14.6 VABA および VABAL
14.7 VABD および VABDL
14.8 VABS
14.9 VACLE、VACLT、VACGE、および VACGT
14.10 VADD
14.11 VADDHN
14.12 VADDL および VADDW
14.13 VAND(イミディエート)
14.14 VAND(レジスタ)
14.15 VBIC(イミディエート)
14.16 VBIC(レジスタ)
14.17 VBIF
14.18 VBIT
14.19 VBSL
14.20 VCEQ(イミディエート #0)
14.21 VCEQ(レジスタ)
14.22 VCGE(イミディエート #0)
14.23 VCGE(レジスタ)
14.24 VCGT(イミディエート #0)
14.25 VCGT(レジスタ)
14.26 VCLE(イミディエート #0)
14.27 VCLS
14.28 VCLE(レジスタ)
14.29 VCLT(イミディエート #0)
14.30 VCLT(レジスタ)
14.31 VCLZ
14.32 VCNT
14.33 VCVT(固定小数点または整数と浮動小数点間)
14.34 VCVT(半精度浮動小数点数と単精度浮動小数点数間の変換)
14.35 VCVT(指定された丸めモードを使用した浮動小数点から整数への変換)
14.36 VCVTB, VCVTT(半精度と倍精度の間)
14.37 VDUP
14.38 VEOR
14.39 VEXT
14.40 VFMA、VFMS
14.41 VHADD
14.42 VHSUB
14.43 VLDn(1 レーンへの 1 つの n 要素構造体)
14.44 VLDn(全レーンへの 1 つの n 要素構造体)
14.45 VLDn(複数の n 要素構造体)
14.46 VLDM
14.47 VLDR
14.48 VLDR(ポストインクリメントとプレデクリメント)
14.49 VLDR 疑似命令
14.50 VMAX および VMIN
14.51 VMAXNM、VMINNM
14.52 VMLA
14.53 VMLA(スカラによる)
14.54 VMLAL(スカラによる)
14.55 VMLAL
14.56 VMLS(スカラによる)
14.57 VMLS
14.58 VMLSL
14.59 VMLSL(スカラによる)
14.60 VMOV(イミディエート)
14.61 VMOV(レジスタ)
14.62 VMOV(2 本の ARM レジスタと 1 本の 64 ビット拡張レジスタ間)
14.63 VMOV(ARM レジスタと Advanced SIMD スカラの間)
14.64 VMOVL
14.65 VMOVN
14.66 VMOV2
14.67 VMRS
14.68 VMSR
14.69 VMUL
14.70 VMUL(スカラによる)
14.71 VMULL
14.72 VMULL(スカラによる)
14.73 VMVN(レジスタ)
14.74 VMVN(イミディエート)
14.75 VNEG
14.76 VORN(レジスタ)
14.77 VORN(イミディエート)
14.78 VORR(レジスタ)
14.79 VORR(イミディエート)
14.80 VPADAL
14.81 VPADD
14.82 VPADDL
14.83 VPMAX および VPMIN
14.84 VPOP
14.85 VPUSH
14.86 VQABS
14.87 VQADD
14.88 VQDMLAL および VQDMLSL(ベクタまたはスカラによる)
14.89 VQDMULH(ベクタまたはスカラによる)
14.90 VQDMULL(ベクタまたはスカラによる)
14.91 VQMOVN および VQMOVUN
14.92 VQNEG
14.93 VQRDMULH(ベクタまたはスカラによる)
14.94 VQRSHL(符号付き変数による)
14.95 VQRSHRN および VQRSHRUN(イミディエートによる)
14.96 VQSHL(符号付き変数による)
14.97 VQSHL および VQSHLU(イミディエートによる)
14.98 VQSHRN および VQSHRUN(イミディエートによる)
14.99 VQSUB
14.100 VRADDHN
14.101 VRECPE
14.102 VRECPS
14.103 VREV16、VREV32、VREV64
14.104 VRHADD
14.105 VRSHL(符号付き変数による)
14.106 VRSHR(イミディエートによる)
14.107 VRSHRN(イミディエートによる)
14.108 VRINT
14.109 VRSQRTE
14.110 VRSQRTS
14.111 VRSRA(イミディエートによる)
14.112 VRSUBHN
14.113 VSHL(イミディエートによる)
14.114 VSHL(符号付き変数による)
14.115 VSHLL(イミディエートによる)
14.116 VSHR(イミディエートによる)
14.117 VSHRN(イミディエートによる)
14.118 VSLI
14.119 VSRA(イミディエートによる)
14.120 VSRI
14.121 VSTM
14.122 VSTn(複数の n 要素構造体)
14.123 VSTn(1 レーンへの 1 つの n 要素構造体)
14.124 VSTR
14.125 VSTR(ポストインクリメントとプレデクリメント)
14.126 VSUB
14.127 VSUBHN
14.128 VSUBL および VSUBW
14.129 VSWP
14.130 VTBL および VTBX
14.131 VTRN
14.132 VTST
14.133 VUZP
14.134 VZIP
15 浮動小数点命令(32 ビット)
15.1 浮動小数点命令の概要
15.2 VABS(浮動小数点)
15.3 VADD(浮動小数点)
15.4 VCMP、VCMPE
15.5 VCVT(単精度と倍精度の間)
15.6 VCVT(浮動小数点と整数間の変換)
15.7 VCVT(指定された丸めモードを使用した浮動小数点から整数への変換)
15.8 VCVT(浮動小数点と固定小数点間)
15.9 VCVTB、VCVTT(半精度拡張)
15.10 VCVTB, VCVTT(半精度と倍精度の間)
15.11 VDIV
15.12 VFMA、VFMS、VFNMA、VFNMS(浮動小数点)
15.13 VLDM(浮動小数点)
15.14 VLDR(浮動小数点)
15.15 VLDR(ポストインクリメントとプレデクリメント、浮動小数点)
15.16 VLDR 疑似命令(浮動小数点)
15.17 VMAXNM、VMINNM(浮動小数点)
15.18 VMLA(浮動小数点)
15.19 VMLS(浮動小数点)
15.20 VMOV(浮動小数点)
15.21 VMOV(1 本の ARM レジスタおよび単精度浮動小数点レジスタ間)
15.22 VMOV(2 本の ARM レジスタと 1 本または 2 本の拡張レジスタ間)
15.23 VMOV(ARM レジスタと倍精度の半分の浮動小数点レジスタの間)
15.24 VMRS(浮動小数点)
15.25 VMSR(浮動小数点)
15.26 VMUL(浮動小数点)
15.27 VNEG(浮動小数点)
15.28 VNMLA(浮動小数点)
15.29 VNMLS(浮動小数点)
15.30 VNMUL(浮動小数点)
15.31 VPOP(浮動小数点)
15.32 VPUSH(浮動小数点)
15.33 VRINT(浮動小数点)
15.34 VSEL
15.35 VSQRT
15.36 VSTM(浮動小数点)
15.37 VSTR(浮動小数点)
15.38 VSTR(ポストインクリメントとプレデクリメント、浮動小数点)
15.39 VSUB(浮動小数点)
16 A64 汎用命令
16.1 A64 汎用命令(アルファベット順)
16.2 A64 命令のレジスタの制約条件
16.3 ADC
16.4 ADCS
16.5 ADD(拡張レジスタ)
16.6 ADD(イミディエート)
16.7 ADD(シフトレジスタ)
16.8 ADDS(拡張レジスタ)
16.9 ADDS(イミディエート)
16.10 ADDS(シフトレジスタ)
16.11 ADR
16.12 ADRL 疑似命令
16.13 ADRP
16.14 AND(イミディエート)
16.15 AND(シフトレジスタ)
16.16 ANDS(イミディエート)
16.17 ANDS(シフトレジスタ)
16.18 ASR(レジスタ)
16.19 ASR(イミディエート)
16.20 ASRV
16.21 AT
16.22 B.
16.23 B
16.24 BFI
16.25 BFM
16.26 BFXIL
16.27 BIC(シフトレジスタ)
16.28 BICS(シフトレジスタ)
16.29 BL
16.30 BLR
16.31 BR
16.32 BRK
16.33 CBNZ
16.34 CBZ
16.35 CCMN(イミディエート)
16.36 CCMN(レジスタ)
16.37 CCMP(イミディエート)
16.38 CCMP(レジスタ)
16.39 CINC
16.40 CINV
16.41 CLREX
16.42 CLS
16.43 CLZ
16.44 CMN(拡張レジスタ)
16.45 CMN(イミディエート)
16.46 CMN(シフトレジスタ)
16.47 CMP(拡張レジスタ)
16.48 CMP(イミディエート)
16.49 CMP(シフトレジスタ)
16.50 CNEG
16.51 CRC32B、CRC32H、CRC32W、CRC32X
16.52 CRC32CB、CRC32CH、CRC32CW、CRC32CX
16.53 CSEL
16.54 CSET
16.55 CSETM
16.56 CSINC
16.57 CSINV
16.58 CSNEG
16.59 DC
16.60 DCPS1
16.61 DCPS2
16.62 DCPS3
16.63 DMB
16.64 DRPS
16.65 DSB
16.66 EON(シフトレジスタ)
16.67 EOR(イミディエート)
16.68 EOR(シフトレジスタ)
16.69 ERET
16.70 EXTR
16.71 HINT
16.72 HLT
16.73 HVC
16.74 IC
16.75 ISB
16.76 LSL(レジスタ)
16.77 LSL(イミディエート)
16.78 LSLV
16.79 LSR(レジスタ)
16.80 LSR(イミディエート)
16.81 LSRV
16.82 MADD
16.83 MNEG
16.84 MOV(SP 間)
16.85 MOV(反転ワイドイミディエート)
16.86 MOV(ワイドイミディエート)
16.87 MOV(ビットマスクイミディエート)
16.88 MOV(レジスタ)
16.89 MOVK
16.90 MOVL 疑似命令
16.91 MOVN
16.92 MOVZ
16.93 MRS
16.94 MSR(イミディエート)
16.95 MSR(レジスタ)
16.96 MSUB
16.97 MUL
16.98 MVN
16.99 NEG(シフトレジスタ)
16.100 NEGS
16.101 NGC
16.102 NGCS
16.103 NOP
16.104 ORN(シフトレジスタ)
16.105 ORR(イミディエート)
16.106 ORR(シフトレジスタ)
16.107 RBIT
16.108 RET
16.109 REV16
16.110 REV32
16.111 REV
16.112 ROR(イミディエート)
16.113 ROR(レジスタ)
16.114 RORV
16.115 SBC
16.116 SBCS
16.117 SBFIZ
16.118 SBFM
16.119 SBFX
16.120 SDIV
16.121 SEV
16.122 SEVL
16.123 SMADDL
16.124 SMC
16.125 SMNEGL
16.126 SMSUBL
16.127 SMULH
16.128 SMULL
16.129 SUB(拡張レジスタ)
16.130 SUB(イミディエート)
16.131 SUB(シフトレジスタ)
16.132 SUBS(拡張レジスタ)
16.133 SUBS(イミディエート)
16.134 SUBS(シフトレジスタ)
16.135 SVC
16.136 SXTB
16.137 SXTH
16.138 SXTW
16.139 SYS
16.140 SYSL
16.141 TBNZ
16.142 TBZ
16.143 TLBI
16.144 TST(イミディエート)
16.145 TST(シフトレジスタ)
16.146 UBFIZ
16.147 UBFM
16.148 UBFX
16.149 UDIV
16.150 UMADDL
16.151 UMNEGL
16.152 UMSUBL
16.153 UMULH
16.154 UMULL
16.155 UXTB
16.156 UXTH
16.157 WFE
16.158 WFI
16.159 YIELD
17 A64 データ転送命令
17.1 A64 データ転送命令(アルファベット順)
17.2 A64 命令のレジスタの制約条件
17.3 LDAR
17.4 LDARB
17.5 LDARH
17.6 LDAXP
17.7 LDAXR
17.8 LDAXRB
17.9 LDAXRH
17.10 LDNP(SIMD および FP)
17.11 LDNP
17.12 LDP(SIMD および FP)
17.13 LDP
17.14 LDPSW
17.15 LDR(イミディエート、SIMD および FP)
17.16 LDR(イミディエート)
17.17 LDR(リテラル、SIMD および FP)
17.18 LDR(リテラル)
17.19 LDR 疑似命令
17.20 LDR(レジスタ、SIMD および FP)
17.21 LDR(レジスタ)
17.22 LDRB(イミディエート)
17.23 LDRB(レジスタ)
17.24 LDRH(イミディエート)
17.25 LDRH(レジスタ)
17.26 LDRSB(イミディエート)
17.27 LDRSB(レジスタ)
17.28 LDRSH(イミディエート)
17.29 LDRSH(レジスタ)
17.30 LDRSW(イミディエート)
17.31 LDRSW(リテラル)
17.32 LDRSW(レジスタ)
17.33 LDTR
17.34 LDTRB
17.35 LDTRH
17.36 LDTRSB
17.37 LDTRSH
17.38 LDTRSW
17.39 LDUR(SIMD および FP)
17.40 LDUR
17.41 LDURB
17.42 LDURH
17.43 LDURSB
17.44 LDURSH
17.45 LDURSW
17.46 LDXP
17.47 LDXR
17.48 LDXRB
17.49 LDXRH
17.50 PRFM(イミディエート)
17.51 PRFM(リテラル)
17.52 PRFM(レジスタ)
17.53 PRFUM
17.54 STLR
17.55 STLRB
17.56 STLRH
17.57 STLXP
17.58 STLXR
17.59 STLXRB
17.60 STLXRH
17.61 STNP(SIMD および FP)
17.62 STNP
17.63 STP(SIMD および FP)
17.64 STP
17.65 STR(イミディエート、SIMD および FP)
17.66 STR(イミディエート)
17.67 STR(レジスタ、SIMD および FP)
17.68 STR(レジスタ)
17.69 STRB(イミディエート)
17.70 STRB(レジスタ)
17.71 STRH(イミディエート)
17.72 STRH(レジスタ)
17.73 STTR
17.74 STTRB
17.75 STTRH
17.76 STUR(SIMD および FP)
17.77 STUR
17.78 STURB
17.79 STURH
17.80 STXP
17.81 STXR
17.82 STXRB
17.83 STXRH
18 A64 浮動小数点命令
18.1 A64 浮動小数点命令(アルファベット順)
18.2 FABS(スカラ)
18.3 FADD(スカラ)
18.4 FCCMP
18.5 FCCMPE
18.6 FCMP
18.7 FCMPE
18.8 FCSEL
18.9 FCVT
18.10 FCVTAS(スカラ)
18.11 FCVTAU(スカラ)
18.12 FCVTMS(スカラ)
18.13 FCVTMU(スカラ)
18.14 FCVTNS(スカラ)
18.15 FCVTNU(スカラ)
18.16 FCVTPS(スカラ)
18.17 FCVTPU(スカラ)
18.18 FCVTZS(スカラ、固定小数点)
18.19 FCVTZS(スカラ、整数)
18.20 FCVTZU(スカラ、固定小数点)
18.21 FCVTZU(スカラ、整数)
18.22 FDIV(スカラ)
18.23 FMADD
18.24 FMAX(スカラ)
18.25 FMAXNM(スカラ)
18.26 FMIN(スカラ)
18.27 FMINNM(スカラ)
18.28 FMOV(レジスタ)
18.29 FMOV(汎用)
18.30 FMOV(スカラ、イミディエート)
18.31 FMSUB
18.32 FMUL(スカラ)
18.33 FNEG(スカラ)
18.34 FNMADD
18.35 FNMSUB
18.36 FNMUL
18.37 FRINTA(スカラ)
18.38 FRINTI(スカラ)
18.39 FRINTM(スカラ)
18.40 FRINTN(スカラ)
18.41 FRINTP(スカラ)
18.42 FRINTX(スカラ)
18.43 FRINTZ(スカラ)
18.44 FSQRT(スカラ)
18.45 FSUB(スカラ)
18.46 SCVTF(スカラ、固定小数点)
18.47 SCVTF(スカラ、整数)
18.48 UCVTF(スカラ、固定小数点)
18.49 UCVTF(スカラ、整数)
19 A64 SIMD スカラ命令
19.1 A64 SIMD(ベクタ命令アルファベット順)
19.2 ABS(スカラ)
19.3 ADD(スカラ)
19.4 ADDP(スカラ)
19.5 CMEQ(スカラ、レジスタ)
19.6 CMEQ(スカラ、0)
19.7 CMGE(スカラ、レジスタ)
19.8 CMGE(スカラ、0)
19.9 CMGT(スカラ、レジスタ)
19.10 CMGT(スカラ、0)
19.11 CMHI(スカラ、レジスタ)
19.12 CMHS(スカラ、レジスタ)
19.13 CMLE(スカラ、0)
19.14 CMLT(スカラ、0)
19.15 CMTST(スカラ)
19.16 DUP(スカラ、要素)
19.17 FABD(スカラ)
19.18 FACGE(スカラ)
19.19 FACGT(スカラ)
19.20 FADDP(スカラ)
19.21 FCMEQ(スカラ、レジスタ)
19.22 FCMEQ(スカラ、0)
19.23 FCMGE(スカラ、レジスタ)
19.24 FCMGE(スカラ、0)
19.25 FCMGT(スカラ、レジスタ)
19.26 FCMGT(スカラ、0)
19.27 FCMLE(スカラ、0)
19.28 FCMLT(スカラ、0)
19.29 FCVTAS(スカラ)
19.30 FCVTAU(スカラ)
19.31 FCVTMS(スカラ)
19.32 FCVTMU(スカラ)
19.33 FCVTNS(スカラ)
19.34 FCVTNU(スカラ)
19.35 FCVTPS(スカラ)
19.36 FCVTPU(スカラ)
19.37 FCVTXN(スカラ)
19.38 FCVTZS(スカラ、固定小数点)
19.39 FCVTZS(スカラ、整数)
19.40 FCVTZU(スカラ、固定小数点)
19.41 FCVTZU(スカラ、整数)
19.42 FMAXNMP(スカラ)
19.43 FMAXP(スカラ)
19.44 FMINNMP(スカラ)
19.45 FMINP(スカラ)
19.46 FMLA(スカラ、要素による)
19.47 FMLS(スカラ、要素による)
19.48 FMUL(スカラ、要素による)
19.49 FMULX(スカラ、要素による)
19.50 FMULX(スカラ)
19.51 FRECPE(スカラ)
19.52 FRECPS(スカラ)
19.53 FRECPX(スカラ)
19.54 FRSQRTE(スカラ)
19.55 FRSQRTS(スカラ)
19.56 MOV(スカラ)
19.57 NEG(スカラ)
19.58 SCVTF(スカラ、固定小数点)
19.59 SCVTF(スカラ、整数)
19.60 SHL(スカラ)
19.61 SLI(スカラ)
19.62 SQABS(スカラ)
19.63 SQADD(スカラ)
19.64 SQDMLAL(スカラ、要素による)
19.65 SQDMLAL(スカラ)
19.66 SQDMLSL(スカラ、要素による)
19.67 SQDMLSL(スカラ)
19.68 SQDMULH(スカラ、要素による)
19.69 SQDMULH(スカラ)
19.70 SQDMULL(スカラ、要素による)
19.71 SQDMULL(スカラ)
19.72 SQNEG(スカラ)
19.73 SQRDMULH(スカラ、要素による)
19.74 SQRDMULH(スカラ)
19.75 SQRSHL(スカラ)
19.76 SQRSHRN(スカラ)
19.77 SQRSHRUN(スカラ)
19.78 SQSHL(スカラ、イミディエート)
19.79 SQSHL(スカラ、レジスタ)
19.80 SQSHLU(スカラ)
19.81 SQSHRN(スカラ)
19.82 SQSHRUN(スカラ)
19.83 SQSUB(スカラ)
19.84 SQXTN(スカラ)
19.85 SQXTUN(スカラ)
19.86 SRI(スカラ)
19.87 SRSHL(スカラ)
19.88 SRSHR(スカラ)
19.89 SRSRA(スカラ)
19.90 SSHL(スカラ)
19.91 SSHR(スカラ)
19.92 SSRA(スカラ)
19.93 SUB(スカラ)
19.94 SUQADD(スカラ)
19.95 UCVTF(スカラ、固定小数点)
19.96 UCVTF(スカラ、整数)
19.97 UQADD(スカラ)
19.98 UQRSHL(スカラ)
19.99 UQRSHRN(スカラ)
19.100 UQSHL(スカラ、イミディエート)
19.101 UQSHL(スカラ、レジスタ)
19.102 UQSHRN(スカラ)
19.103 UQSUB(スカラ)
19.104 UQXTN(スカラ)
19.105 URSHL(スカラ)
19.106 URSHR(スカラ)
19.107 URSRA(スカラ)
19.108 USHL(スカラ)
19.109 USHR(スカラ)
19.110 USQADD(スカラ)
19.111 USRA(スカラ)
20 A64 SIMD ベクタ命令
20.1 A64 SIMD スカラ命令 (アルファベット順)
20.2 ABS(ベクタ)
20.3 ADD(ベクタ)
20.4 ADDHN、ADDHN2(ベクタ)
20.5 ADDP(ベクタ)
20.6 ADDV(ベクタ)
20.7 AND(ベクタ)
20.8 BIC(ベクタ、イミディエート)
20.9 BIC(ベクタ、レジスタ)
20.10 BIF(ベクタ)
20.11 BIT(ベクタ)
20.12 BSL(ベクタ)
20.13 CLS(ベクタ)
20.14 CLZ(ベクタ)
20.15 CMEQ(ベクタ、レジスタ)
20.16 CMEQ(ベクタ、ゼロ)
20.17 CMGE(ベクタ、レジスタ)
20.18 CMGE(ベクタ、ゼロ)
20.19 CMGT(ベクタ、レジスタ)
20.20 CMGT(ベクタ、ゼロ)
20.21 CMHI(ベクタ、レジスタ)
20.22 CMHS(ベクタ、レジスタ)
20.23 CMLE(ベクタ、ゼロ)
20.24 CMLT(ベクタ、ゼロ)
20.25 CMTST(ベクタ)
20.26 CNT(ベクタ)
20.27 DUP(ベクタ、要素)
20.28 DUP(ベクタ、汎用)
20.29 EOR(ベクタ)
20.30 EXT(ベクタ)
20.31 FABD(ベクタ)
20.32 FABS(ベクタ)
20.33 FACGE(ベクタ)
20.34 FACGT(ベクタ)
20.35 FADD(ベクタ)
20.36 FADDP(ベクタ)
20.37 FCMEQ(ベクタ、レジスタ)
20.38 FCMEQ(ベクタ、ゼロ)
20.39 FCMGE(ベクタ、レジスタ)
20.40 FCMGE(ベクタ、ゼロ)
20.41 FCMGT(ベクタ、レジスタ)
20.42 FCMGT(ベクタ、ゼロ)
20.43 FCMLE(ベクタ、ゼロ)
20.44 FCMLT(ベクタ、ゼロ)
20.45 FCVTAS(ベクタ)
20.46 FCVTAU(ベクタ)
20.47 FCVTL、FCVTL2(ベクタ)
20.48 FCVTMS(ベクタ)
20.49 FCVTMU(ベクタ)
20.50 FCVTN、FCVTN2(ベクタ)
20.51 FCVTNS(ベクタ)
20.52 FCVTNU(ベクタ)
20.53 FCVTPS(ベクタ)
20.54 FCVTPU(ベクタ)
20.55 FCVTXN、FCVTXN2(ベクタ)
20.56 FCVTZS(ベクタ、固定点)
20.57 FCVTZS(ベクタ、整数)
20.58 FCVTZU(ベクタ、固定点)
20.59 FCVTZU(ベクタ、整数)
20.60 FDIV(ベクタ)
20.61 FMAX(ベクタ)
20.62 FMAXNM(ベクタ)
20.63 FMAXNMP(ベクタ)
20.64 FMAXNMV(ベクタ)
20.65 FMAXP(ベクタ)
20.66 FMAXV(ベクタ)
20.67 FMIN(ベクタ)
20.68 FMINNM(ベクタ)
20.69 FMINNMP(ベクタ)
20.70 FMINNMV(ベクタ)
20.71 FMINP(ベクタ)
20.72 FMINV(ベクタ)
20.73 FMLA(ベクトル、要素による)
20.74 FMLA(ベクタ)
20.75 FMLS(ベクトル、要素による)
20.76 FMLS(ベクタ)
20.77 FMOV(ベクタ、イミディエート)
20.78 FMUL(ベクトル、要素による)
20.79 FMUL(ベクタ)
20.80 FMULX(ベクトル、要素による)
20.81 FMULX(ベクタ)
20.82 FNEG(ベクタ)
20.83 FRECPE(ベクタ)
20.84 FRECPS(ベクタ)
20.85 FRINTA(ベクタ)
20.86 FRINTI(ベクタ)
20.87 FRINTM(ベクタ)
20.88 FRINTN(ベクタ)
20.89 FRINTP(ベクタ)
20.90 FRINTX(ベクタ)
20.91 FRINTZ(ベクタ)
20.92 FRSQRTE(ベクタ)
20.93 FRSQRTS(ベクタ)
20.94 FSQRT(ベクタ)
20.95 FSUB(ベクタ)
20.96 INS(ベクタ、要素)
20.97 INS(ベクタ、汎用)
20.98 LD1(ベクタ、複数構造体)
20.99 LD1(ベクタ、単一構造体)
20.100 LD1R(ベクタ)
20.101 LD2(ベクタ、複数構造体)
20.102 LD2(ベクタ、単一構造体)
20.103 LD2R(ベクタ)
20.104 LD3(ベクタ、複数構造体)
20.105 LD3(ベクタ、単一構造体)
20.106 LD3R(ベクタ)
20.107 LD4(ベクタ、複数構造体)
20.108 LD4(ベクタ、単一構造体)
20.109 LD4R(ベクタ)
20.110 MLA(ベクトル、要素による)
20.111 MLA(ベクタ)
20.112 MLS(ベクトル、要素による)
20.113 MLS(ベクタ)
20.114 MOV(ベクタ、要素)
20.115 MOV(ベクタ、汎用から)
20.116 MOV(ベクタ)
20.117 MOV(ベクタ、汎用へ)
20.118 MOVI(ベクタ)
20.119 MUL(ベクトル、要素による)
20.120 MUL(ベクタ)
20.121 MVN(ベクタ)
20.122 MVNI(ベクタ)
20.123 NEG(ベクタ)
20.124 NOT(ベクタ)
20.125 ORN(ベクタ)
20.126 ORR(ベクタ、イミディエート)
20.127 ORR(ベクタ、レジスタ)
20.128 PMUL(ベクタ)
20.129 PMULL、PMULL2(ベクタ)
20.130 RADDHN、RADDHN2(ベクタ)
20.131 RBIT(ベクタ)
20.132 REV16(ベクタ)
20.133 REV32(ベクタ)
20.134 REV64(ベクタ)
20.135 RSHRN、RSHRN2(ベクタ)
20.136 RSUBHN、RSUBHN2(ベクタ)
20.137 SABA(ベクタ)
20.138 SABAL、SABAL2(ベクタ)
20.139 SABD(ベクタ)
20.140 SABDL、SABDL2(ベクタ)
20.141 SADALP(ベクタ)
20.142 SADDL、SADDL2(ベクタ)
20.143 SADDLP(ベクタ)
20.144 SADDLV(ベクタ)
20.145 SADDW、SADDW2(ベクタ)
20.146 SCVTF(ベクタ、固定点)
20.147 SCVTF(ベクタ、整数)
20.148 SHADD(ベクタ)
20.149 SHL(ベクタ)
20.150 SHLL、SHLL2(ベクタ)
20.151 SHRN、SHRN2(ベクタ)
20.152 SHSUB(ベクタ)
20.153 SLI(ベクタ)
20.154 SMAX(ベクタ)
20.155 SMAXP(ベクタ)
20.156 SMAXV(ベクタ)
20.157 SMIN(ベクタ)
20.158 SMINP(ベクタ)
20.159 SMINV(ベクタ)
20.160 SMLAL、SMLAL2(ベクタ、要素による)
20.161 SMLAL、SMLAL2(ベクタ)
20.162 SMLSL、SMLSL2(ベクタ、要素による)
20.163 SMLSL、SMLSL2(ベクタ)
20.164 SMOV(ベクタ)
20.165 SMULL、SMULL2(ベクタ、要素による)
20.166 SMULL、SMULL2(ベクタ)
20.167 SQABS(ベクタ)
20.168 SQADD(ベクタ)
20.169 SQDMLAL、SQDMLAL2(ベクタ、要素による)
20.170 SQDMLAL、SQDMLAL2(ベクタ)
20.171 SQDMLSL、SQDMLSL2(ベクタ、要素による)
20.172 SQDMLSL、SQDMLSL2(ベクタ)
20.173 SQDMULH(ベクタ、要素による)
20.174 SQDMULH(ベクタ)
20.175 SQDMULL、SQDMULL2(ベクタ、要素による)
20.176 SQDMULL、SQDMULL2(ベクタ)
20.177 SQNEG(ベクタ)
20.178 SQRDMULH(ベクタ、要素による)
20.179 SQRDMULH(ベクタ)
20.180 SQRSHL(ベクタ)
20.181 SQRSHRN、SQRSHRN2(ベクタ)
20.182 SQRSHRUN、SQRSHRUN2(ベクタ)
20.183 SQSHL(ベクタ、イミディエート)
20.184 SQSHL(ベクタ、レジスタ)
20.185 SQSHLU(ベクタ)
20.186 SQSHRN、SQSHRN2(ベクタ)
20.187 SQSHRUN、SQSHRUN2(ベクタ)
20.188 SQSUB(ベクタ)
20.189 SQXTN、SQXTN2(ベクタ)
20.190 SQXTUN、SQXTUN2(ベクタ)
20.191 SRHADD(ベクタ)
20.192 SRI(ベクタ)
20.193 SRSHL(ベクタ)
20.194 SRSHR(ベクタ)
20.195 SRSRA(ベクタ)
20.196 SSHL(ベクタ)
20.197 SSHLL、SSHLL2(ベクタ)
20.198 SSHR(ベクタ)
20.199 SSRA(ベクタ)
20.200 SSUBL、SSUBL2(ベクタ)
20.201 SSUBW、SSUBW2(ベクタ)
20.202 ST1(ベクタ、複数構造体)
20.203 ST1(ベクタ、単一構造体)
20.204 ST2(ベクタ、複数構造体)
20.205 ST2(ベクタ、単一構造体)
20.206 ST3(ベクタ、複数構造体)
20.207 ST3(ベクタ、単一構造体)
20.208 ST4(ベクタ、複数構造体)
20.209 ST4(ベクタ、単一構造体)
20.210 SUB(ベクタ)
20.211 SUBHN、SUBHN2(ベクタ)
20.212 SUQADD(ベクタ)
20.213 SXTL、SXTL2(ベクタ)
20.214 TBL(ベクタ)
20.215 TBX(ベクタ)
20.216 TRN1(ベクタ)
20.217 TRN2(ベクタ)
20.218 UABA(ベクタ)
20.219 UABAL、UABAL2(ベクタ)
20.220 UABD(ベクタ)
20.221 UABDL、UABDL2(ベクタ)
20.222 UADALP(ベクタ)
20.223 UADDL、UADDL2(ベクタ)
20.224 UADDLP(ベクタ)
20.225 UADDLV(ベクタ)
20.226 UADDW、UADDW2(ベクタ)
20.227 UCVTF(ベクタ、固定点)
20.228 UCVTF(ベクタ、整数)
20.229 UHADD(ベクタ)
20.230 UHSUB(ベクタ)
20.231 UMAX(ベクタ)
20.232 UMAXP(ベクタ)
20.233 UMAXV(ベクタ)
20.234 UMIN(ベクタ)
20.235 UMINP(ベクタ)
20.236 UMINV(ベクタ)
20.237 UMLAL、UMLAL2(ベクタ、要素による)
20.238 UMLAL、UMLAL2(ベクタ)
20.239 UMLSL、UMLSL2(ベクタ、要素による)
20.240 UMLSL、UMLSL2(ベクタ)
20.241 UMOV(ベクタ)
20.242 UMULL、UMULL2(ベクタ、要素による)
20.243 UMULL、UMULL2(ベクタ)
20.244 UQADD(ベクタ)
20.245 UQRSHL(ベクタ)
20.246 UQRSHRN、UQRSHRN2(ベクタ)
20.247 UQSHL(ベクタ、イミディエート)
20.248 UQSHL(ベクタ、レジスタ)
20.249 UQSHRN、UQSHRN2(ベクタ)
20.250 UQSUB(ベクタ)
20.251 UQXTN、UQXTN2(ベクタ)
20.252 URECPE(ベクタ)
20.253 URHADD(ベクタ)
20.254 URSHL(ベクタ)
20.255 URSHR(ベクタ)
20.256 URSQRTE(ベクタ)
20.257 URSRA(ベクタ)
20.258 USHL(ベクタ)
20.259 USHLL、USHLL2(ベクタ)
20.260 USHR(ベクタ)
20.261 USQADD(ベクタ)
20.262 USRA(ベクタ)
20.263 USUBL、USUBL2(ベクタ)
20.264 USUBW、USUBW2(ベクタ)
20.265 UXTL、UXTL2(ベクタ)
20.266 UZP1(ベクタ)
20.267 UZP2(ベクタ)
20.268 XTN、XTN2(ベクタ)
20.269 ZIP1(ベクタ)
20.270 ZIP2(ベクタ)
21 ディレクティブリファレンス
21.1 ディレクティブの一覧(アルファベット順)
21.2 アセンブリ制御ディレクティブについて
21.3 Frame ディレクティブについて
21.4 ALIAS
21.5 ALIGN
21.6 AREA
21.7 ARM または CODE32 ディレクティブ
21.8 ASSERT
21.9 ATTR
21.10 CN
21.11 CODE16 ディレクティブ
21.12 COMMON
21.13 CP
21.14 DATA
21.15 DCB
21.16 DCD、DCDU
21.17 DCDO
21.18 DCFD、DCFDU
21.19 DCFS、DCFSU
21.20 DCI
21.21 DCQ、DCQU
21.22 DCW、DCWU
21.23 END
21.24 ENDFUNC、ENDP
21.25 ENTRY
21.26 EQU
21.27 EXPORT、GLOBAL
21.28 EXPORTAS
21.29 FIELD
21.30 FRAME ADDRESS
21.31 FRAME POP
21.32 FRAME PUSH
21.33 FRAME REGISTER
21.34 FRAME RESTORE
21.35 FRAME RETURN ADDRESS
21.36 FRAME SAVE
21.37 FRAME STATE REMEMBER
21.38 FRAME STATE RESTORE
21.39 FRAME UNWIND ON
21.40 FRAME UNWIND OFF
21.41 FUNCTION、PROC
21.42 GBLA、GBLL、GBLS
21.43 GET、INCLUDE
21.44 IF、ELSE、ENDIF、ELIF
21.45 IMPORT、EXTERN
21.46 INCBIN
21.47 INFO
21.48 KEEP
21.49 LCLA、LCLL、LCLS
21.50 LTORG
21.51 MACRO、MEND
21.52 MAP
21.53 MEXIT
21.54 NOFP
21.55 OPT
21.56 QN、DN、SN
21.57 RELOC
21.58 REQUIRE
21.59 REQUIRE8、PRESERVE8
21.60 RLIST
21.61 RN
21.62 ROUT
21.63 SETA、SETL、SETS
21.64 SPACE または FILL
21.65 THUMB ディレクティブ
21.66 TTL、SUBT
21.67 WHILE、WEND
21.68 WN および XN
22 via ファイルの構文
22.1 via ファイルの概要
22.2 via ファイルの構文規則

図の一覧

3-1 汎用レジスタとプログラムステータスレジスタの構成
9-1 AArch32 状態での Advanced SIMD 向け拡張レジスタバンク
9-2 AArch64 状態での Advanced SIMD 向け拡張レジスタバンク
10-1 AArch32 状態での浮動小数点向け拡張レジスタバンク
10-2 AArch64 状態での浮動小数点向け拡張レジスタバンク
13-1 ASR #3
13-2 LSR #3
13-3 LSL #3
13-4 ROR #3
13-5 RRX
14-1 3 要素構造体からなる配列のインターリーブの解除
14-2 imm = 3 の場合のダブルワード VEXT 演算
14-3 VPADAL 演算の例(データ型 S16 の場合)
14-4 VPADD 演算の例(データ型 I16 の場合)
14-5 ダブルワード VPADDL 演算の例(データ型 S16 の場合)
14-6 クワッドワード VSHL.I64 Qd, Qm, #1 の演算
14-7 クワッドワード VSLI.64 Qd, Qm, #1 の演算
14-8 ダブルワード VSRI.64 Dd, Dm, #2 の演算
14-9 ダブルワード VTRN.8 演算
14-10 ダブルワード VTRN.32 演算

表の一覧

3-1 ARM プロセッサ モード
3-2 AArch32 状態で事前宣言されているコアレジスタ
3-3 AArch32 状態で事前宣言されている拡張レジスタ
3-4 A32 命令グループ
4-1 AArch64 状態で事前宣言されているコアレジスタ
4-2 AArch64 状態で事前宣言されている拡張レジスタ
4-3 A64 命令グループ
6-1 UAL アセンブリ言語と A64 アセンブリ言語の構文の違い
6-2 A32 状態のイミディエート値(8 ビット)
6-3 MOV 命令に使用できる A32 状態のイミディエート値
6-4 32 ビット T32 イミディエート値
6-5 MOV 命令に使用できる 32 ビット T32 イミディエート値
6-6 スタック指向接尾文字および同等のアドレシングモード接尾文字
6-7 複数ロード/ストア命令の接尾文字
7-1 条件コードの接尾文字
7-2 条件コードの接尾文字および関連フラグ
7-3 条件コード
7-4 条件分岐のみの場合
7-5 すべての命令を条件付きで実行する場合
8-1 組み込み変数
8-2 組み込みブール定数
8-3 定義済みマクロ
9-1 A32/T32 命令と A64 Advanced SIMD 命令との間の構文およびニーモニックにおける相違点
9-2 Advanced SIMD データ型
9-3 Advanced SIMD サチュレーションの範囲
10-1 A32/T32 と A64 浮動小数点命令との間の構文およびニーモニックの相違点
11-1 サポートされている ARM アーキテクチャ
11-2 診断メッセージの重大度
11-3 GNU-stack セクションに対するコマンドラインオプションと AREA ディレクティブの指定
12-1 文字列を返す単項演算子
12-2 数値または論理値を返す単項演算子
12-3 乗算演算子
12-4 文字列操作演算子
12-5 シフト演算子
12-6 加算、減算、および論理演算子
12-7 関係演算子
12-8 ブール演算子
12-9 ARM アセンブリ言語における演算子の優先順位
12-10 C における演算子の優先順位
13-1 命令の概要
13-2 PC 相対オフセット
13-3 レジスタ相対オフセット
13-4 B 命令の使用可否と範囲
13-5 BL 命令の使用可否と範囲
13-6 BLX 命令の使用可否と範囲
13-7 BX 命令の使用可否と範囲
13-8 BXJ 命令の使用可否と範囲
13-9 IT ブロック内で許可されている命令
13-10 オフセットとアーキテクチャ、LDR、ワード、ハーフワード、バイト
13-11 PC 相対オフセット
13-12 オプションとアーキテクチャ、LDR(レジスタオフセット)
13-13 レジスタ相対オフセット
13-14 オフセットとアーキテクチャ、LDR(ユーザモード)
13-15 オフセットとアーキテクチャ、STR、ワード、ハーフワード、バイト
13-16 オプションとアーキテクチャ、STR(レジスタオフセット)
13-17 オフセットとアーキテクチャ、STR(ユーザモード)
13-18 expr の範囲とエンコーディング
14-1 Advanced SIMD 命令の概要
14-2 共有 Advanced SIMD および浮動小数点命令の概要
14-3 VBIC(イミディエート)におけるイミディエート値のパターン
14-4 VLDn のパラメータの有効な組み合わせ(1 レーンへの 1 つの n 要素構造体)
14-5 VLDn のパラメータの有効な組み合わせ(全レーンへの 1 つの n 要素構造体)
14-6 VLDn のパラメータの有効な組み合わせ(複数の n 要素構造体)
14-7 VMOV(イミディエート)の使用可能なイミディエート値
14-8 VMVN(イミディエート)の使用可能なイミディエート値
14-9 VORR(イミディエート)におけるイミディエート値のパターン
14-10 VQRSHRN と VQRSHRUN(イミディエートによる)の使用可能なイミディエート範囲
14-11 VQSHL と VQSHLU(イミディエートによる)の使用可能なイミディエート範囲
14-12 VQSHRN と VQSHRUN(イミディエートによる)の使用可能なイミディエート範囲
14-13 VRECPE に有効範囲外の入力を指定した場合の結果
14-14 VRECPS に有効範囲外の入力を指定した場合の結果
14-15 VRSHR(イミディエートによる)で使用可能なイミディエート範囲
14-16 VRSHRN(イミディエートによる)で使用可能なイミディエート範囲
14-17 VRSQRTE の有効範囲外の入力を指定した場合の結果
14-18 VRSQRTS の有効範囲外の入力を指定した場合の結果
14-19 VRSRA(イミディエートによる)で使用可能なイミディエート範囲
14-20 VSHL(イミディエートによる)で使用可能なイミディエート範囲
14-21 VSHLL(イミディエートによる)で使用可能なイミディエート範囲
14-22 VSHR(イミディエートによる)で使用可能なイミディエート範囲
14-23 VSHRN(イミディエートによる)で使用可能なイミディエート範囲
14-24 VSRA(イミディエートによる)で使用可能なイミディエート範囲
14-25 VSTn のパラメータの有効な組み合わせ(複数の n 要素構造体)
14-26 VSTn のパラメータの有効な組み合わせ(1 レーンへの 1 つの n 要素構造体)
14-27 ダブルワード VUZP.8 演算
14-28 クワッドワード VUZP.32 演算
14-29 ダブルワード VZIP.8 演算
14-30 クワッドワード VZIP.32 演算
15-1 浮動小数点命令の概要
16-1 A64 汎用命令の概要
16-2 ADD(64 ビット汎用レジスタ)指定子の組み合わせ
16-3 ADDS(64 ビット汎用レジスタ)指定子の組み合わせ
16-4 CMN(64 ビット汎用レジスタ)指定子の組み合わせ
16-5 CMP(64 ビット汎用レジスタ)指定子の組み合わせ
16-6 SUB(64 ビット汎用レジスタ)指定子の組み合わせ
16-7 SUBS(64 ビット汎用レジスタ)指定子の組み合わせ
17-1 A64 データ転送命令の概要
17-2 LDR(レジスタ、SIMD および FP)指定子の組み合わせ
17-3 LDR(レジスタ)指定子の組み合わせ
17-4 LDRB 指定子の組み合わせ
17-5 LDRH 指定子の組み合わせ
17-6 LDRSB(レジスタ)指定子の組み合わせ
17-7 LDRSH(レジスタ)指定子の組み合わせ
17-8 LDRSW 指定子の組み合わせ
17-9 PRFM(イミディエート)type のオプション
17-10 PRFM(イミディエート)target のオプション
17-11 PRFM(イミディエート)policy のオプション
17-12 PRFM(リテラル)type のオプション
17-13 PRFM(リテラル)target のオプション
17-14 PRFM(リテラル)policy のオプション
17-15 PRFM(レジスタ)type のオプション
17-16 PRFM(レジスタ)target のオプション
17-17 PRFM(レジスタ)policy のオプション
17-18 PRFM 指定子の組み合わせ
17-19 PRFUM type のオプション
17-20 PRFUM target のオプション
17-21 PRFUM policy のオプション
17-22 STR(レジスタ、SIMD および FP)指定子の組み合わせ
17-23 STR(レジスタ)指定子の組み合わせ
17-24 STRB 指定子の組み合わせ
17-25 STRH 指定子の組み合わせ
18-1 A64 浮動小数点命令の概要
19-1 A64 SIMD ベクタ命令の概要
19-2 DUP(スカラ)指定子の組み合わせ
19-3 FADDP(スカラ)指定子の組み合わせ
19-4 FCVTZS(スカラ)指定子の組み合わせ
19-5 FCVTZU(スカラ)指定子の組み合わせ
19-6 FMAXNMP(スカラ)指定子の組み合わせ
19-7 FMAXP(スカラ)指定子の組み合わせ
19-8 FMINNMP(スカラ)指定子の組み合わせ
19-9 FMINP(スカラ)指定子の組み合わせ
19-10 FMLA(スカラ)指定子の組み合わせ
19-11 FMLS(スカラ)指定子の組み合わせ
19-12 FMUL(スカラ)指定子の組み合わせ
19-13 FMULX(スカラ)指定子の組み合わせ
19-14 MOV(スカラ)指定子の組み合わせ
19-15 SCVTF(スカラ)指定子の組み合わせ
19-16 SQDMLAL(スカラ)指定子の組み合わせ
19-17 SQDMLAL(スカラ)指定子の組み合わせ
19-18 SQDMLSL(スカラ)指定子の組み合わせ
19-19 SQDMLSL(スカラ)指定子の組み合わせ
19-20 SQDMULH(スカラ)指定子の組み合わせ
19-21 SQDMULL(スカラ)指定子の組み合わせ
19-22 SQDMULL(スカラ)指定子の組み合わせ
19-23 SQRDMULH(スカラ)指定子の組み合わせ
19-24 SQRSHRN(スカラ)指定子の組み合わせ
19-25 SQRSHRUN(スカラ)指定子の組み合わせ
19-26 SQSHL(スカラ)指定子の組み合わせ
19-27 SQSHLU(スカラ)指定子の組み合わせ
19-28 SQSHRN(スカラ)指定子の組み合わせ
19-29 SQSHRUN(スカラ)指定子の組み合わせ
19-30 SQXTN(スカラ)指定子の組み合わせ
19-31 SQXTUN(スカラ)指定子の組み合わせ
19-32 UCVTF(スカラ)指定子の組み合わせ
19-33 UQRSHRN(スカラ)指定子の組み合わせ
19-34 UQSHL(スカラ)指定子の組み合わせ
19-35 UQSHRN(スカラ)指定子の組み合わせ
19-36 UQXTN(スカラ)指定子の組み合わせ
20-1 A64 SIMD スカラ命令の概要
20-2 ADDHN、ADDHN2(ベクタ)指定子の組み合わせ
20-3 ADDV(ベクタ)指定子の組み合わせ
20-4 DUP(ベクタ)指定子の組み合わせ
20-5 DUP(ベクタ)指定子の組み合わせ
20-6 EXT(ベクタ)指定子の組み合わせ
20-7 FCVTL、FCVTL2(ベクタ)指定子の組み合わせ
20-8 FCVTN、FCVTN2(ベクタ)指定子の組み合わせ
20-9 FCVTXN{2}(ベクタ)指定子の組み合わせ
20-10 FCVTZS(ベクタ)指定子の組み合わせ
20-11 FCVTZU(ベクタ)指定子の組み合わせ
20-12 FMLA(ベクタ)指定子の組み合わせ
20-13 FMLS(ベクタ)指定子の組み合わせ
20-14 FMUL(ベクタ)指定子の組み合わせ
20-15 FMULX(ベクタ)指定子の組み合わせ
20-16 INS(ベクタ)指定子の組み合わせ
20-17 INS(ベクタ)指定子の組み合わせ
20-18 LD1(1 つのレジスタ、イミディエートオフセット)指定子の組み合わせ
20-19 LD1(2 つのレジスタ、イミディエートオフセット)指定子の組み合わせ
20-20 LD1(3 つのレジスタ、イミディエートオフセット)指定子の組み合わせ
20-21 LD1(4 つのレジスタ、イミディエートオフセット)指定子の組み合わせ
20-22 LD1R(イミディエートオフセット)指定子の組み合わせ
20-23 LD2R(イミディエートオフセット)指定子の組み合わせ
20-24 LD3R(イミディエートオフセット)指定子の組み合わせ
20-25 LD4R(イミディエートオフセット)指定子の組み合わせ
20-26 MLA(ベクタ)指定子の組み合わせ
20-27 MLS(ベクタ)指定子の組み合わせ
20-28 MOV(ベクタ)指定子の組み合わせ
20-29 MOV(ベクタ)指定子の組み合わせ
20-30 MUL(ベクタ)指定子の組み合わせ
20-31 PMULL、PMULL2(ベクタ)指定子の組み合わせ
20-32 RADDHN、RADDHN2(ベクタ)指定子の組み合わせ
20-33 RSHRN、RSHRN2(ベクタ)指定子の組み合わせ
20-34 RSUBHN、RSUBHN2(ベクタ)指定子の組み合わせ
20-35 SABAL、SABAL2(ベクタ)指定子の組み合わせ
20-36 SABDL、SABDL2(ベクタ)指定子の組み合わせ
20-37 SADALP(ベクタ)指定子の組み合わせ
20-38 SADDL、SADDL2(ベクタ)指定子の組み合わせ
20-39 SADDLP(ベクタ)指定子の組み合わせ
20-40 SADDLV(ベクタ)指定子の組み合わせ
20-41 SADDW、SADDW2(ベクタ)指定子の組み合わせ
20-42 SCVTF(ベクタ)指定子の組み合わせ
20-43 SHL(ベクタ)指定子の組み合わせ
20-44 SHLL、SHLL2(ベクタ)指定子の組み合わせ
20-45 SHRN、SHRN2(ベクタ)指定子の組み合わせ
20-46 SLI(ベクタ)指定子の組み合わせ
20-47 SMAXV(ベクタ)指定子の組み合わせ
20-48 SMINV(ベクタ)指定子の組み合わせ
20-49 SMLAL、SMLAL2(ベクタ)指定子の組み合わせ
20-50 SMLAL、SMLAL2(ベクタ)指定子の組み合わせ
20-51 SMLSL、SMLSL2(ベクタ)指定子の組み合わせ
20-52 SMLSL、SMLSL2(ベクタ)指定子の組み合わせ
20-53 SMOV(32 ビット)指定子の組み合わせ
20-54 SMOV(64 ビット)指定子の組み合わせ
20-55 SMULL、SMULL2(ベクタ)指定子の組み合わせ
20-56 SMULL、SMULL2(ベクタ)指定子の組み合わせ
20-57 SQDMLAL{2}(ベクタ)指定子の組み合わせ
20-58 SQDMLAL{2}(ベクタ)指定子の組み合わせ
20-59 SQDMLSL{2}(ベクタ)指定子の組み合わせ
20-60 SQDMLSL{2}(ベクタ)指定子の組み合わせ
20-61 SQDMULH(ベクタ)指定子の組み合わせ
20-62 SQDMULL{2}(ベクタ)指定子の組み合わせ
20-63 SQDMULL{2}(ベクタ)指定子の組み合わせ
20-64 SQRDMULH(ベクタ)指定子の組み合わせ
20-65 SQRSHRN{2}(ベクタ)指定子の組み合わせ
20-66 SQRSHRUN{2}(ベクタ)指定子の組み合わせ
20-67 SQSHL(ベクタ)指定子の組み合わせ
20-68 SQSHLU(ベクタ)指定子の組み合わせ
20-69 SQSHRN{2}(ベクタ)指定子の組み合わせ
20-70 SQSHRUN{2}(ベクタ)指定子の組み合わせ
20-71 SQXTN{2}(ベクタ)指定子の組み合わせ
20-72 SQXTUN{2}(ベクタ)指定子の組み合わせ
20-73 SRI(ベクタ)指定子の組み合わせ
20-74 SRSHR(ベクタ)指定子の組み合わせ
20-75 SRSRA(ベクタ)指定子の組み合わせ
20-76 SSHLL、SSHLL2(ベクタ)指定子の組み合わせ
20-77 SSHR(ベクタ)指定子の組み合わせ
20-78 SSRA(ベクタ)指定子の組み合わせ
20-79 SSUBL、SSUBL2(ベクタ)指定子の組み合わせ
20-80 SSUBW、SSUBW2(ベクタ)指定子の組み合わせ
20-81 ST1(1 つのレジスタ、イミディエートオフセット)指定子の組み合わせ
20-82 ST1(2 つのレジスタ、イミディエートオフセット)指定子の組み合わせ
20-83 ST1(3 つのレジスタ、イミディエートオフセット)指定子の組み合わせ
20-84 ST1(4 つのレジスタ、イミディエートオフセット)指定子の組み合わせ
20-85 SUBHN、SUBHN2(ベクタ)指定子の組み合わせ
20-86 SXTL、SXTL2(ベクタ)指定子の組み合わせ
20-87 UABAL、UABAL2(ベクタ)指定子の組み合わせ
20-88 UABDL、UABDL2(ベクタ)指定子の組み合わせ
20-89 UADALP(ベクタ)指定子の組み合わせ
20-90 UADDL、UADDL2(ベクタ)指定子の組み合わせ
20-91 UADDLP(ベクタ)指定子の組み合わせ
20-92 UADDLV(ベクタ)指定子の組み合わせ
20-93 UADDW、UADDW2(ベクタ)指定子の組み合わせ
20-94 UCVTF(ベクタ)指定子の組み合わせ
20-95 UMAXV(ベクタ)指定子の組み合わせ
20-96 UMINV(ベクタ)指定子の組み合わせ
20-97 UMLAL、UMLAL2(ベクタ)指定子の組み合わせ
20-98 UMLAL、UMLAL2(ベクタ)指定子の組み合わせ
20-99 UMLSL、UMLSL2(ベクタ)指定子の組み合わせ
20-100 UMLSL、UMLSL2(ベクタ)指定子の組み合わせ
20-101 UMOV(32 ビット)指定子の組み合わせ
20-102 UMULL、UMULL2(ベクタ)指定子の組み合わせ
20-103 UMULL、UMULL2(ベクタ)指定子の組み合わせ
20-104 UQRSHRN{2}(ベクタ)指定子の組み合わせ
20-105 UQSHL(ベクタ)指定子の組み合わせ
20-106 UQSHRN{2}(ベクタ)指定子の組み合わせ
20-107 UQXTN{2}(ベクタ)指定子の組み合わせ
20-108 URSHR(ベクタ)指定子の組み合わせ
20-109 URSRA(ベクタ)指定子の組み合わせ
20-110 USHLL、USHLL2(ベクタ)指定子の組み合わせ
20-111 USHR(ベクタ)指定子の組み合わせ
20-112 USRA(ベクタ)指定子の組み合わせ
20-113 USUBL、USUBL2(ベクタ)指定子の組み合わせ
20-114 USUBW、USUBW2(ベクタ)指定子の組み合わせ
20-115 UXTL、UXTL2(ベクタ)指定子の組み合わせ
20-116 XTN、XTN2(ベクタ)指定子の組み合わせ
21-1 ディレクティブのリスト
21-2 OPT ディレクティブの設定

リリース情報

ドキュメント履歴
発行 日付 機密保持ステータス 変更点
A 14 3 月 2014 非機密扱い ARM コンパイラ v6.00 リリース
B 15 12 月 2014 非機密扱い ARM コンパイラ v6.01 リリース
C 30 6 月 2015 非機密扱い ARM コンパイラ v6.02 リリース

Non-Confidential Proprietary Notice

This document is protected by copyright and other related rights and the practice or implementation of the information contained in this document may be protected by one or more patents or pending patent applications. No part of this document may be reproduced in any form by any means without the express prior written permission of ARM. No license, express or implied, by estoppel or otherwise to any intellectual property rights is granted by this document unless specifically stated.
Your access to the information in this document is conditional upon your acceptance that you will not use or permit others to use the information for the purposes of determining whether implementations infringe any third party patents.
THIS DOCUMENT IS PROVIDED “AS IS”. ARM PROVIDES NO REPRESENTATIONS AND NO WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING, WITHOUT LIMITATION, THE IMPLIED WARRANTIES OF MERCHANTABILITY, SATISFACTORY QUALITY, NON-INFRINGEMENT OR FITNESS FOR A PARTICULAR PURPOSE WITH RESPECT TO THE DOCUMENT. For the avoidance of doubt, ARM makes no representation with respect to, and has undertaken no analysis to identify or understand the scope and content of, third party patents, copyrights, trade secrets, or other rights.
This document may include technical inaccuracies or typographical errors.
TO THE EXTENT NOT PROHIBITED BY LAW, IN NO EVENT WILL ARM BE LIABLE FOR ANY DAMAGES, INCLUDING WITHOUT LIMITATION ANY DIRECT, INDIRECT, SPECIAL, INCIDENTAL, PUNITIVE, OR CONSEQUENTIAL DAMAGES, HOWEVER CAUSED AND REGARDLESS OF THE THEORY OF LIABILITY, ARISING OUT OF ANY USE OF THIS DOCUMENT, EVEN IF ARM HAS BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
This document consists solely of commercial items. You shall be responsible for ensuring that any use, duplication or disclosure of this document complies fully with any relevant export laws and regulations to assure that this document or any portion thereof is not exported, directly or indirectly, in violation of such export laws. Use of the word “partner” in reference to ARM’s customers is not intended to create or refer to any partnership relationship with any other company. ARM may make changes to this document at any time and without notice.
If any of the provisions contained in these terms conflict with any of the provisions of any signed written agreement covering this document with ARM, then the signed written agreement prevails over and supersedes the conflicting provisions of these terms. This document may be translated into other languages for convenience, and you agree that if there is any conflict between the English version of this document and any translation, the terms of the English version of the Agreement shall prevail.
Copyright © [2014, 2015], ARM Limited or its affiliates. All rights reserved.
ARM Limited. Company 02557590 registered in England.
110 Fulbourn Road, Cambridge, England CB1 9NJ.
LES-PRE-20349

非機密著作権情報

本書は、著作権などの権利により保護されており、本書に含まれる手順または実装に関する情報は 1 つ以上の特許または申請中の特許により保護されている可能性があります。本書のいかなる部分も、ARM から事前に書面による明示的な承諾なく、 何らかの形式や方法で無断複製することは許可されていません。 特に記載がない限り、明示的であるか黙示的であるかを問わず、また禁反言やその他いかなる知的財産権のライセンスを許諾するものではありません。
本書の情報には、実装により、いかなる第三者の特許も侵害されないことを確認する目的で情報を使用せず、第三者にもそれを許可しないと承諾することを条件としてアクセスすることができます。
本書は、「現状」のまま提供されます。ARM は、明示的、黙示的、または制定法上のいずれを問わず、いかなる表明も保証も行いません。これには、本書に関連した商品性、品質基準、非侵害、または特定目的への適合性に関する黙示的保証を含むが、 これに限定されません。疑義を避けるため、ARM は第三者の特許、著作権、営業機密、または他の権利の範囲および内容に関して、いかなる表明も行わず、識別や理解のための分析も行いません。
本書には、技術的に不正確な箇所および誤記が含まれる場合があります。
法により禁止されていない限りにおいて、ARM は本書の使用により生じた直接的、間接的、特別、付随的、懲罰的、または結果的損害などを含むすべての損害に対して、たとえそのような損害の可能性が事前に告知されていた場合でも、その原因および責任理論の如何に関わらず一切の責任を 負わないものとします。
本書には、商品のみが含まれています。本書の使用、複製、または開示が関連するあらゆる輸出法および輸出規制に完全に準拠し、本書が全体であれ一部であれ、該当する輸出法に違反して直接的または間接的に輸出されることがないことを保証する 責任を負うものとします。ARM のお客様に関連して「パートナー」という言葉が使用されている場合でも、他会社と提携関係を設立することや、言及することを意図するものではありません。ARM は、通知することなくいつでも本書を変更することができます。
本契約のいずれかの規定と、ARM と締結された本書の内容を含む署名済みの書面契約の間に矛盾がある場合、署名済みの書面契約を本契約の規定より優先するものとします。本書は、 便宜上、他言語に翻訳される場合がありますが、本書の英語版と翻訳との間に矛盾がある場合、契約書の英語版に含まれる規定を優先することに同意するものとします。
記号 ( ® または ™ ) が付いた言葉およびロゴは、ARM Limited や関連会社の EU またはその他の国における登録商標および商標です。All rights reserved.本書に記載されている他の製品名は、各社の所有する商標です。ARM の 商標の使用に関する次のガイドラインに従ってください。 http://www.arm.com/about/trademark-usage-guidelines.php
Copyright © [2014, 2015], ARM Limited or its affiliates. All rights reserved.
ARM Limited. Company 02557590 registered in England.
110 Fulbourn Road, Cambridge, England CB1 9NJ.
LES-PRE-20349

機密保持ステータス

本書は非機密扱いであり、本書を使用、複製、および開示する権利は、ARM および ARM が本書を提供した当事者との間で締結した契約の条項に基づいたライセンスの制限により異なります。
無制限アクセスは、ARM 社内による分類です。

製品ステータス

本書の情報は最終版であり、開発済み製品に対応しています。

Web アドレス

非機密扱いPDF file icon PDF 版ARM DUI0801CJ
Copyright © 2014, 2015 ARM.All rights reserved.