LD1R(ベクタ)

単一要素構造体のロードと(1 つのレジスタの)全レーンへの複製。

Show/hide構文

LD1R  { Vt.T }, [Xn|SP]    ; オフセットなし
LD1R  { Vt.T }, [Xn|SP], imm    ; イミディエートオフセット、ポストインデクス
LD1R  { Vt.T }, [Xn|SP], Xm    ; レジスタオフセット、ポストインデクス

各パラメータには以下の意味があります。

imm

ポストインデクスイミディエートオフセットを指定します。使用法に示されている値のいずれかを指定できます。

Xm

XZR を除く転送される汎用ポストインデクスレジスタ(64 ビット)名を 0 ~ 31 の範囲内で指定します。

Vt

転送される最初または唯一の SIMD および FP レジスタ名を 0 ~ 31 の範囲内で指定します。

T

配列指定子を指定します。使用法に示されている値のいずれかを指定できます。

Xn|SP

64 ビットの汎用ベースレジスタ名またはスタックポインタ名を 0 ~ 31 の範囲内で指定します。

Show/hide使用法

有効な指定子の組み合わせを以下の表に示します。

Table 123. LD1R(イミディエートオフセット)指定子組み合わせ

Timm
8B#1
16B#1
4H#2
8H#2
2S#4
4S#4
1D#8
2D#8

Show/hide関連項目

Copyright © 2014 ARM. All rights reserved.ARM DUI 0802AJ
Non-ConfidentialID061814