LD1(ベクタ、複数構造体)

1 つ、2 つ、3 つ、または 4 つのレジスタへの複数の 1 要素構造体のロード。

Show/hide構文

LD1  { Vt.T }, [Xn|SP]    ; 1 つのレジスタ
LD1  { Vt.T, Vt2.T }, [Xn|SP]    ; 2 つのレジスタ
LD1  { Vt.T, Vt2.T, Vt3.T }, [Xn|SP]    ;  3 つのレジスタ
LD1  { Vt.T, Vt2.T, Vt3.T, Vt4.T }, [Xn|SP]    ;  4 つのレジスタ
LD1  { Vt.T }, [Xn|SP], imm    ;  1 つのレジスタ、イミディエートオフセット、ポストインデクス
LD1  { Vt.T }, [Xn|SP], Xm    ;  1 つのレジスタ、レジスタオフセット、ポストインデクス
LD1  { Vt.T, Vt2.T }, [Xn|SP], imm    ; 2 つのレジスタ、イミディエートオフセット、ポストインデクス
LD1  { Vt.T, Vt2.T }, [Xn|SP], Xm    ; 2 つのレジスタ、レジスタオフセット、ポストインデクス
LD1  { Vt.T, Vt2.T, Vt3.T }, [Xn|SP], imm    ; 3 つのレジスタ、イミディエートオフセット、ポストインデクス
LD1  { Vt.T, Vt2.T, Vt3.T }, [Xn|SP], Xm    ; 3 つのレジスタ、レジスタオフセット、ポストインデクス
LD1  { Vt.T, Vt2.T, Vt3.T, Vt4.T }, [Xn|SP], imm    ; 4 つのレジスタ、イミディエートオフセット、ポストインデクス
LD1  { Vt.T, Vt2.T, Vt3.T, Vt4.T }, [Xn|SP], Xm    ; 4 つのレジスタ、レジスタオフセット、ポストインデクス

各パラメータには以下の意味があります。

Vt

転送される最初または唯一の SIMD および FP レジスタ名を 0 ~ 31 の範囲内で指定します。

Vt2

転送される 2 番目のSIMD および FP レジスタの名前を指定します。

Vt3

転送される 3 番目のSIMD および FP レジスタの名前を指定します。

Vt4

転送される 4 番目のSIMD および FP レジスタの名前を指定します。

imm

ポストインデクスイミディエートオフセットを指定します。

1 つのレジスタ、イミディエートオフセット

#8 または #16 値を指定できます。

2 つのレジスタ、イミディエートオフセット

#16 または #32 値を指定できます。

3 つのレジスタ、イミディエートオフセット

#24 または #48 値を指定できます。

4 つのレジスタ、イミディエートオフセット

#32 または #64 値を指定できます。

Xm

XZR を除く転送される汎用ポストインデクスレジスタ(64 ビット)名を 0 ~ 31 の範囲内で指定します。

T

配列指定子を指定します。使用法に示されている値のいずれかを指定できます。

Xn|SP

64 ビットの汎用ベースレジスタ名またはスタックポインタ名を 0 ~ 31 の範囲内で指定します。

Note

VtVt2Vt3、および Vt4 には、連続するレジスタを指定する必要があります。V31 の後続のレジスタは V0 です。

Show/hide使用法

有効な指定子の組み合わせを以下の表に示します。

Table 119. LD1(1 つのレジスタ、イミディエートオフセット)指定子組み合わせ

Timm
8B#8
16B#16
4H#8
8H#16
2S#8
4S#16
1D#8
2D#16

Table 120. LD1(2 つのレジスタ、イミディエートオフセット)指定子組み合わせ

Timm
8B#16
16B#32
4H#16
8H#32
2S#16
4S#32
1D#16
2D#32

Table 121. LD1(3 つのレジスタ、イミディエートオフセット)指定子組み合わせ

Timm
8B#24
16B#48
4H#24
8H#48
2S#24
4S#48
1D#24
2D#48

Table 122. LD1(4 つのレジスタ、イミディエートオフセット)指定子組み合わせ

Timm
8B#32
16B#64
4H#32
8H#64
2S#32
4S#64
1D#32
2D#64

Show/hide関連項目

Copyright © 2014 ARM. All rights reserved.ARM DUI 0802AJ
Non-ConfidentialID061814