LD3R(ベクタ)

単一 3 要素構造体のロードと 3 つのレジスタの全レーンへの複製。

Show/hide構文

LD3R  { Vt.T, Vt2.T, Vt3.T }, [Xn|SP]    ; オフセットなし
LD3R  { Vt.T, Vt2.T, Vt3.T }, [Xn|SP], imm    ; イミディエートオフセット、ポストインデクス
LD3R  { Vt.T, Vt2.T, Vt3.T }, [Xn|SP], Xm    ; レジスタオフセット、ポストインデクス

各パラメータには以下の意味があります。

Vt

転送される最初または唯一の SIMD および FP レジスタ名を 0 ~ 31 の範囲内で指定します。

Vt2

転送される 2 番目のSIMD および FP レジスタの名前を指定します。

Vt3

転送される 3 番目のSIMD および FP レジスタの名前を指定します。

imm

ポストインデクスイミディエートオフセットを指定します。使用法に示されている値のいずれかを指定できます。

Xm

XZR を除く転送される汎用ポストインデクスレジスタ(64 ビット)名を 0 ~ 31 の範囲内で指定します。

T

配列指定子を指定します。使用法に示されている値のいずれかを指定できます。

Xn|SP

64 ビットの汎用ベースレジスタ名またはスタックポインタ名を 0 ~ 31 の範囲内で指定します。

Note

VtVt2、および Vt3 には、連続するレジスタを指定する必要があります。V31 の後続のレジスタは V0 です。

Show/hide使用法

有効な指定子の組み合わせを以下の表に示します。

Table 125. LD3R(イミディエートオフセット)指定子組み合わせ

Timm
8B#3
16B#3
4H#6
8H#6
2S#12
4S#12
1D#24
2D#24

Show/hide関連項目

Copyright © 2014 ARM. All rights reserved.ARM DUI 0802AJ
Non-ConfidentialID061814