LD3(ベクタ、単一構造体)

3 つのレジスタの 1 つのレーンへの単一 3 要素構造体のロード。

Show/hide構文

LD3  { Vt.B, Vt2.B, Vt3.B }[index], [Xn|SP]    ; 8 ビット
LD3  { Vt.H, Vt2.H, Vt3.H }[index], [Xn|SP]    ; 16 ビット
LD3  { Vt.S, Vt2.S, Vt3.S }[index], [Xn|SP]    ; 32 ビット
LD3  { Vt.D, Vt2.D, Vt3.D }[index], [Xn|SP]    ; 64 ビット
LD3  { Vt.B, Vt2.B, Vt3.B }[index], [Xn|SP], #3    ; 8 ビット、イミディエートオフセット、ポストインデクス
LD3  { Vt.B, Vt2.B, Vt3.B }[index], [Xn|SP], Xm    ; 8 ビット、レジスタオフセット、ポストインデクス
LD3  { Vt.H, Vt2.H, Vt3.H }[index], [Xn|SP], #6    ; 16 ビット、イミディエートオフセット、ポストインデクス
LD3  { Vt.H, Vt2.H, Vt3.H }[index], [Xn|SP], Xm    ; 16 ビット、レジスタオフセット、ポストインデクス
LD3  { Vt.S, Vt2.S, Vt3.S }[index], [Xn|SP], #12    ; 32 ビット、イミディエートオフセット、ポストインデクス
LD3  { Vt.S, Vt2.S, Vt3.S }[index], [Xn|SP], Xm    ; 32 ビット、レジスタオフセット、ポストインデクス
LD3  { Vt.D, Vt2.D, Vt3.D }[index], [Xn|SP], #24    ; 64 ビット、イミディエートオフセット、ポストインデクス
LD3  { Vt.D, Vt2.D, Vt3.D }[index], [Xn|SP], Xm    ; 64 ビット、レジスタオフセット、ポストインデクス

各パラメータには以下の意味があります。

Vt

転送される最初または唯一の SIMD および FP レジスタ名を 0 ~ 31 の範囲内で指定します。

Vt2

転送される 2 番目のSIMD および FP レジスタの名前を指定します。

Vt3

転送される 3 番目のSIMD および FP レジスタの名前を指定します。

index

値は以下の命令バリアントによって異なります。

8 ビット

要素インデクスを 0 ~ 15 の範囲で指定します。

16 ビット

要素インデクスを 0 ~ 7 の範囲で指定します。

32 ビット

要素インデクスを 0 ~ 3 の範囲で指定します。

64 ビット

要素インデクスを指定します。 0 または 1 のいずれかを指定できます。

Xn|SP

汎用ベースレジスタまたはスタックポインタ(64 ビット)名を 0 ~ 31 の範囲内で指定します。

Xm

XZR を除いた汎用ポストインデクスレジスタ(64 ビット)名を 0 ~ 31 の範囲内で指定します。

Note

VtVt2、および Vt3 には、連続するレジスタを指定する必要があります。V31 の後続のレジスタは V0 です。

Show/hide関連項目

Copyright © 2014 ARM. All rights reserved.ARM DUI 0802AJ
Non-ConfidentialID061814