LD4R(ベクタ)

単一 4 要素構造体のロードと 4 つのレジスタの全レーンへの複製。

Show/hide構文

LD4R  { Vt.T, Vt2.T, Vt3.T, Vt4.T }, [Xn|SP]    ; オフセットなし
LD4R  { Vt.T, Vt2.T, Vt3.T, Vt4.T }, [Xn|SP], imm    ; イミディエートオフセット、ポストインデクス
LD4R  { Vt.T, Vt2.T, Vt3.T, Vt4.T }, [Xn|SP], Xm    ; レジスタオフセット、ポストインデクス

各パラメータには以下の意味があります。

Vt

転送される最初または唯一の SIMD および FP レジスタ名を 0 ~ 31 の範囲内で指定します。

Vt2

転送される 2 番目のSIMD および FP レジスタの名前を指定します。

Vt3

転送される 3 番目のSIMD および FP レジスタの名前を指定します。

Vt4

転送される 4 番目のSIMD および FP レジスタの名前を指定します。

imm

ポストインデクスイミディエートオフセットを指定します。使用法に示されている値のいずれかを指定できます。

Xm

XZR を除く転送される汎用ポストインデクスレジスタ(64 ビット)名を 0 ~ 31 の範囲内で指定します。

T

配列指定子を指定します。使用法に示されている値のいずれかを指定できます。

Xn|SP

64 ビットの汎用ベースレジスタ名またはスタックポインタ名を 0 ~ 31 の範囲内で指定します。

Note

VtVt2Vt3、および Vt4 には、連続するレジスタを指定する必要があります。V31 の後続のレジスタは V0 です。

Show/hide使用法

有効な指定子の組み合わせを以下の表に示します。

Table 126. LD4R(イミディエートオフセット)指定子組み合わせ

Timm
8B#4
16B#4
4H#8
8H#8
2S#16
4S#16
1D#32
2D#32

Show/hide関連項目

Copyright © 2014 ARM. All rights reserved.ARM DUI 0802AJ
Non-ConfidentialID061814