

ベクタ浮動小数点命令セット クイックリファレンスカード

| 表のヒント | | Fd, Fn, Fm | Sd, Sn, Sm (単精度)、または Dd, Dn, Dm (倍精度)。 |
|-------------|---|------------|---|
| {C} | 表「条件フィールド」を参照して下さい。 | {E} | E あり：任意の NaN で例外発生。E なし：信号 NaN のみで例外発生。 |
| <P> | F32 (単精度)、または F64 (倍精度)。 | {R} | FPSCR 丸めモードを使用します。それ以外の場合、ゼロ方向に丸めます。 |
| <S/D/X> | S (単精度)、D (倍精度)、または、X (精度未指定)。 | <VFPregs> | 中括弧 ({ および }) で囲まれ、コンマで区切られた連続する VFP レジスタのリスト。 |
| <VFPsysreg> | FPSCR または FPSID。 | <fbits> | 固定小数点の小数部ビットの桁数 (0 ~ 16 または 1 ~ 32)。 |
| \$ | 2 : VFPv2 以上。3 : VFPv3 以上。 | <type> | S16、S32、U16、または U32。符号付きまたは符号なしの 16 ビットまたは 32 ビットを表します。 |
| <fpconst> | +/- m * 2 ⁿ 。ここで、m と n は整数、16 <= m <= 31、0 <= n <= 7 です。 | | |

| 演算 | | \$ アセンブラ | 例外 | アクション | 注 |
|----------------------|---------------------------------------|------------------------------|----------------------------|--|----------------------------------|
| ベクタ演算 | 乗算 | VMUL{C}.<P> Fd, Fn, Fm | IO, OF, UF, IX | Fd := Fn * Fm | |
| | 乗算と否定 | VNMUL{C}.<P> Fd, Fn, Fm | IO, OF, UF, IX | Fd := - (Fn * Fm) | |
| | 乗算と累積加算 | VMLA{C}.<P> Fd, Fn, Fm | IO, OF, UF, IX | Fd := Fd + (Fn * Fm) | |
| | 乗算、否定、および累積加算 | VMLS{C}.<P> Fd, Fn, Fm | IO, OF, UF, IX | Fd := Fd - (Fn * Fm) | |
| | 乗算と減算 | VNMLS{C}.<P> Fd, Fn, Fm | IO, OF, UF, IX | Fd := - Fd + (Fn * Fm) | |
| | 乗算、否定、および減算 | VNMLA{C}.<P> Fd, Fn, Fm | IO, OF, UF, IX | Fd := - Fd - (Fn * Fm) | |
| | 加算 | VADD{C}.<P> Fd, Fn, Fm | IO, OF, IX | Fd := Fn + Fm | |
| | 減算 | VSUB{C}.<P> Fd, Fn, Fm | IO, OF, IX | Fd := Fn - Fm | |
| | 除算 | VDIV{C}.<P> Fd, Fn, Fm | IO, DZ, OF, UF, IX | Fd := Fn / Fm | |
| | 絶対値 | VABS{C}.<P> Fd, Fm | | Fd := abs(Fm) | |
| 否定 | VNEG{C}.<P> Fd, Fm | | Fd := - Fm | | |
| 平方根 | VSQRT{C}.<P> Fd, Fm | IO, IX | Fd := sqrt(Fm) | | |
| スカラ比較 | 二値 | VCMP{E}{C}.<P> Fd, Fm | IO | Fd - Fm の FPSCR フラグを設定 | FMSTAT を使用してフラグを転送します。 |
| | 0 を含む値 | VCMP{E}{C}.<P> Fd, #0.0 | IO | Fd - 0 の FPSCR フラグを設定 | FMSTAT を使用してフラグを転送します。 |
| スカラ変換 | 単精度から倍精度 | VCVT{C}.F64.F32 Dd, Sm | IO | Dd := convertStoD(Sm) | |
| | 倍精度から単精度 | VCVT{C}.F32.F64 Sd, Dm | IO, OF, UF, IX | Sd := convertDtoS(Dm) | |
| | 符号なし整数から浮動小数点 | VCVT{C}.<P>.U32 Fd, Sm | IX | Fd := convertUtoF(Sm) | |
| | 符号付き整数から浮動小数点 | VCVT{C}.<P>.S32 Fd, Sm | IX | Fd := convertStoF(Sm) | |
| | 浮動小数点から符号なし整数 | VCVT{R}{C}.U32.<P> Sd, Fm | IO, IX | Sd := convertFtoUI(Fm) | |
| | 浮動小数点から符号付き整数 | VCVT{R}{C}.S32.<P> Sd, Fm | IO, IX | Sd := convertFtoSI(Fm) | |
| 固定小数点から浮動小数点 | 3 VCVT{C}.<P>.<type> Fd, Fd, #<fbits> | IO, IX | Fd := convert<type>toF(Fd) | ソースは Fd の下位 16 ビットまたは 32 ビットです。 | |
| 浮動小数点から固定小数点 | 3 VCVT{C}.<type>.<P> Fd, Fd, #<fbits> | IO, IX | Fd := convertFto<type>(Fd) | デスティネーションは Fd の下位 16 ビットまたは 32 ビットになります。 | |
| 定数挿入 | レジスタへの定数挿入 | 3 VMOV{C}.<P> Fd, #<fpconst> | | Fd := <fpconst> | |
| レジスタ転送 | VFP レジスタのコピー | VMOV{C}.<P> Fd, Fm | | Fd := Fm | |
| | ARM® から単精度 | VMOV{C} Sn, Rd | | Sn := Rd | |
| | 単精度から ARM | VMOV{C} Rd, Sn | | Rd := Sn | |
| | 2 つの ARM から 2 つの単精度 | 2 VMOV{C} Sn, Sm, Rd, Rn | | Sn := Rd, Sm := Rn | Sm は S(n+1) である必要があります。 |
| | 2 つの単精度から 2 つの ARM | 2 VMOV{C} Rd, Rn, Sn, Sm | | Rd := Sn, Rn := Sm | Sm は S(n+1) である必要があります。 |
| | 2 つの ARM から倍精度 | 2 VMOV{C} Dm, Rd, Rn | | Dm[31:0] := Rd, Dm[63:32] := Rn | |
| | 倍精度から 2 つの ARM | 2 VMOV{C} Rd, Rn, Dm | | Rd := Dm[31:0], Rn := Dm[63:32] | |
| | ARM から倍精度の下位 | VMOV{C} Dn[0], Rd | | Dn[31:0] := Rd | |
| | 倍精度の下位から ARM | VMOV{C} Rd, Dn[0] | | Rd := Dn[31:0] | |
| | ARM から倍精度の上位 | VMOV{C} Dn[1], Rd | | Dn[63:32] := Rd | |
| | 倍精度の上位から ARM | VMOV{C} Rd, Dn[1] | | Rd := Dn[63:32] | |
| | ARM から VFP システムレジスタ | VMSR{C} <VFPsysreg>, Rd | | VFPsysreg := Rd | すべての VFP 演算が完了するまで ARM はストールします。 |
| | VFP システムレジスタから ARM | VMRS{C} Rd, <VFPsysreg> | | Rd := VFPsysreg | すべての VFP 演算が完了するまで ARM はストールします。 |
| FPSCR フラグから CPSR フラグ | VMRS{C} R15, FPSCR | | CPSR フラグ := FPSCR フラグ | | |

